Vitis AI Library包含了xdputil工具，可作为板级开发的辅助调试手段，其源代码位于以下位置

在做加、减、乘、除等运算时，经常会发生 溢出 的情况。比如1个4bits的 计数器（每个时钟累加1）

今天介绍一下非常好用的 Vivado DDS IP 核。

Andromeda XZU65片上系统 (SoC)模块将高端AMD Zynq™ UltraScale+™ MPSoC系列器件与快速DDR4 ECC SDRAM

本文提出了一种基于莱迪思FPGA器件的新型OFDM和单频信号的设计，简化了无线链路验证过程并降低了所需的成本和时间

本次研讨会，我们将在合肥、重庆、深圳、广州、武汉、青岛、北京等城市展示AMD在视觉应用领域的解决方案

该层实现用户数据和UDP报文的互转，相比于其它层次的设计，该层的逻辑相对简单。

Artix UltraScale+ XA AU7P是一款拥有超小尺寸、优化成本的车规标准FPGA芯片，针对高级驾驶辅助系统(ADAS)、数字座舱信息娱乐系统(IVI)进行了优化。

本文只讨论整数部分的溢出截位处理，小数部分的处理下篇文章再说。对整数的截位处理，实际上就是对溢出的处理