AMD 赛灵思很高兴正式宣布，对所有 7 系列 FPGA 和自适应 SoC 的支持将至少延长至 2035 年

该演示跟踪驾驶者面部和眼睛的特征，显示头部倾斜角度和眼睛注视方向以识别昏昏欲睡的驾驶者

RS码是一种常用的纠错编码，本文主要介绍如何在vivado环境下利用RS IP核实现RS码的编译码。

近年来，机器学习，无人驾驶等领域是十分热门的研究话题。在这些领域中，电脑对环境的感知十分重要。

本文档参考自Vitis Unified Software Platform Documentation Application Acceleration Development-UG1393 (v2020.2) .

该演示视频展示了使用 Alveo 数据中心加速器卡进行交通监控、人群统计、车牌识别、面罩检测等的智能城市系统设计

如果你有关注市面上的一些DPU公司的话，你会发现他们面世的时机都比较一致，都是在云服务基础设施开始急速扩大规模之际

以上升沿锁存为例，建立时间（Tsu）是指在时钟翻转之前输入的数据D必须保持稳定的时间。

本应用说明提供了一个使用外部CPU编程QSPI闪存的参考设计。

本文就跟大家分享如何使用Xilinx AXI VIP对自己的设计搭建仿真验证环境的方法。

分享如何使用Xilinx ZYNQ Ultrascale+ MPSoC的PS端原生DP接口实现LIVE模式输出3860*2140,30Hz视频。

本设计使用 Zynq7020 芯片采用自制的 双 hdmi 拓展板，结合 FPGA 与 ARM 的优势。在硬件层面分为加密端和解密端

AMD首席执行官 Lisa Su 博士近来在接受挪威主权财富基金采访时分享了她对公司当前业绩、整个行业以及员工生产力重要性的看法

使用KR260 PetaLinux 2022.1 BSP创建工程后，使用产生的wic文件烧录tf卡，Linux启动报告错误

来自两位开发者的新工作流工具，使得一枚普通的 FPGA、能够实现较传统 x86 处理器更惊人的效率提升

对于 ZCU111 rev 1.0 EVB 而言，如果 VADJ 值在 SCUI GUI 中配置为 1.8V（或保留默认值）

Linux 下应用程序要通过设备驱动程序来访问外设。这就需要在设备树中添加设备，并且编写设备驱动程序。

Vitis 视觉 AIE 设计方法有助于设计人员利用 Vitis 视觉 AIE 库的功能，该功能主要针对 Versal 自适应计算加速平台 (ACAP)

本文我们重点介绍一下内容：7系列FPGA DCI使用规则，DCI在HSTL和SSTL I/O标准中的使用举例

IDC于近日发布了《Market Glance：中国AI大模型市场概览，2022》报告，展示了中国AI大模型市场的构成和格局