面向 DFX 的模块设计容器（ Block Design Container，BDC ）
了解 Dynamic Function eXchange 如何经历几代发展成为功能强大的解决方案，从而在广泛的应用中启用新功能。
Vitis 2021.1 现已推出！
Vitis统一软件平台是赛灵思最新统一软件平台，支持包括软件工程师和人工智能科学家在内的广泛开发人员，无需用户深入掌握硬件专业知识，就可以从硬件的灵活性与高性能中受益。同时，支持开发者基于赛灵思所有芯片（包括 FPGA、SoC 和 Versal ACAP）的嵌入式软件和加速应用开发。
重装上阵！2021赛灵思技术日开放报名
2021 赛灵思技术日是一场以“自适应”技术为平台的线下深度互动会议，是软件/硬件研发人员、算法开发、系统架构师的专属会议。在这里，您可以看到最新的产品工具介绍、方案与 IP 更新、应用实例展示等内容，更可以与专家面对面深入探讨从设计技巧、系统性能到架构优化等话题。
Vivado ML 版，让设计更智能化
赛灵思近日宣布推出 Vivado® ML 版，这是业内首个基于机器学习（ML ）优化算法以及先进的面向团队协作的设计流程打造的 FPGA EDA 工具套件，可以显著节省设计时间与成本，与目前的 Vivado HLx 版本相比，Vivado ML 版将复杂设计的编译时间缩短了 5 倍，同时还提供了突破性的平均达 10% 的结果质量（ QoR ）提升。
Xilinx Versal ACAP 演示板
VERSALDEMO1Z 是一个和 Xilinx 联合开发的电源参考板，它为 Xilinx Versal ACAP 平台提供完整的电源轨，ACAP 平台包括自适应引擎、人工智能引擎和标量引擎，以及外部的 DDR 存储器。这款参考板已经开放订购，它既可以作为成熟的整套参考设计，帮助客户抢占设计先机，也可以作为评估平台，快速方便地进行电源测试。
Teledyne e2v为使用四通道ADC器件的信号链推出多功能开发套件
新的EV12AQ600-FMC-EVM开发套件将成为实施混合信号子系统的宝贵工具。该套件适用于与航空电子、军事、航天、电信、工业和高能物理应用相关的原型设计工作，可用于评估该公司的EV12AQ600和EV12AQ605的12位四通道ADC的运作。
基于 Xilinx Versal 的 5G 波束成型解决方案
基于 Xilinx Versal 的波束成型解决方案可在 Xilinx 7nm Versal 平台上逐步实现 5G FR1（ 7.125GHz 以下）64T64R/32T32R 波束成型解决方案。
贸泽备货Xilinx Kria KV260视觉AI入门套件 助力快速开发视觉应用
贸泽电子 即日起备货Xilinx的Kria™ KV260视觉AI入门套件。借助于Kria KV260，没有人工智能开发经验的设计工程师也可以在FPGA平台上快速实现设计和算法。该套件专为支持加速视觉应用而设计，让用户和工业开发人员可以在不到一小时的时间内启动并运行应用，而不需要了解FPGA或FPGA工具。
Xilinx UltraScale+ RFSoC Gen 1/2 ZU2x/3x 电源和时序
Xilinx Zynq UltraScale+™ RFSoC 将采样速率高达数 Gs 的射频数据转换器和软判决前向纠错功能集成到片上系统架构中。数代产品组合具备了大量不同的直接射频性能器件，能够满足各种频谱需求和应用。通过集成直接射频采样数据转换器，提供了一种适用于大量无线应用的最为灵活，尺寸最小，功耗也最低的解决方案
Vivado ML（机器学习） 2021尝鲜
Vivado ML 版支持基于机器学习的算法以加速设计收敛。该技术具备基于机器学习的逻辑优化、延迟估算和智能设计运行，能够自动执行策略以减少时序收敛迭代，将复杂设计的编译时间缩短了 5 倍，同时还提供了突破性的平均达 10% 的结果质量提升
基于FPGA的SmartNIC技术及其在数据中心的应用
自上世纪80 年代中期首批 PC 机面市后不久，网络接口卡 (NIC) 就已经进入了市场。然而，在过去的几年里，我们看到了 SmartNIC 的兴起。什么是 SmartNIC？按照最基本的定义，SmartNIC 就是可编程NIC。
Xilinx UltraScale+ RFSoC Gen 3 ZU4x 电源和时序
Xilinx 已发布了 Zynq® UltraScale+™ RFSoC 的 Gen3 版本，该版本将采样速率高达数 Gs 的射频数据转换器和软判决前向纠错（SD-FEC）功能集成到片上系统 (SoC) 架构中。数代产品组合具备了大量不同的直接射频性能器件，能够满足各种频谱需求和应用。
“添加”少许FPGA ：Arduino和Raspberry Pi新玩法
从前，嵌入式系统的开发从硬件开始。现在，可以再加入FPGA！面对应用需求越来越复杂的物联网细分市场，以及快速迭代和成本效益的挑战，选择一种现成套件用于无线传感节点原型设计和调试，是一种兼具开发效率和成本效益的解决方案，而全面的软件环境和优化的硬件平台可加快你的开发进度。在这个一连三集的开发板小系列，我们一起来了解更多
开发者分享 | 使用 ICAP 在 SPI 模式下执行 Spartan-3AN 多重启动
(UG332) 即为《Spartan-3 系列配置用户指南》。在此用户指南中，并未涵盖有关从 SPI 闪存启动时，如何使用内部配置访问端口 (ICAP) 来支持在 Spartan-3AN FPGA 内运行多重启动应用的用例。我们将在本篇博文中讲解此用例。
在Vitis IDE 中调用Vitis™视觉库的加速内核实例
本期视频邀请到赛灵思高级产品应用工程师陈雯，将介绍 Github 上开源的 Vitis 视频加速库的相关内容，并演示在Avleo U50 的板卡上，从Vitis IDE 中调用Vitis™视觉库的加速内核的应用实例解析。
FPGA中的FWFT神秘操作，你知道是怎么回事吗？
在查看Xilinx KINTEX-7 FPGA存储器资源时，你会发现它的FIFO生成器支持两种读取选项模式——标准读取操作和FWFT读取操作。什么是FWFT？
Vivado ML 助力设计流程再提速
赛灵思公司今日宣布推出 Vivado® ML 版，这是业内首个基于机器学习（ ML ）优化算法以及先进的面向团队协作的设计流程打造的 FPGA EDA 工具套件，可以显著节省设计时间与成本。与目前的 Vivado HLx 版本相比，Vivado ML 版将复杂设计的编译时间缩短了 5 倍，同时还提供了突破性的平均达 10% 的结果质量（ QoR ）提升。