RISC-V算力芯片,能否打开下一轮突破的新空间?
以板载匠心,赋能 FPGA 创新,加速产品从 0 到 1
利用强大的软件设计工具为FPGA开发者赋能

许多嵌入式系统的开发者都对使用基于FPGA的SoC系统感兴趣,但是基于传统HDL硬件描述语言的FPGA开发工具和复杂流程往往会令他们望而却步

以第二代 AMD Versal Prime 系列推动广播与专业音视频发展

第二代 Versal Prime 系列自适应 SoC 在视频相关指标中提供了至高 2 倍的性能,充分释放创造力

亿咖通科技借助 AMD 处理器打造沉浸式智能座舱车载计算平台

亿咖通·马卡鲁计算平台能提供 394K DMIPS 的计算性能和 10.1T FLOPS 的图形渲染能力,支持最高 32GB 的独立内存和开创性的 8GB 独立显存

AMD MicroBlaze™ V 处理器-灵活高效的 RISC-V 处理器

AMD MicroBlaze™ V 处理器是一款面向 AMD 自适应 SoC 和 FPGA 的软核 RISC-V 处理器 IP。MicroBlaze V 处理器基于 32 位 RISC-V 指令集架构 

MachXO5D-NX:加密敏捷和硬件可信根“双剑合璧”,让网络威胁无处遁形

MachXO5D-NX-15D/55TD两款产品分别拥有14K/53K逻辑单元密度和16/146个18 X 18乘法器。与MachXO5T-NX FPGA一样,MachXO5D-NX-55TD同样支持PCIe Gen 2硬核模块

Vivado 部分重配置 (PR) 解决方案中使用了哪些类型的比特流?

在赛灵思器件中为部分重配置编译设计时,会创建不同类型的比特流。本文档为 7 系列和 UltraScale 器件的每种比特流类型定义了术语,并进行了详细说明。

基于FPGA的SD卡读写操作(一)

本文介绍写SD卡的理论知识,主要包括SD卡分类、容量、速度、管脚、物理结构以及命令控制等。

Verilog中常用编译指令

本文将详细介绍Verilog中的编译指令,帮助大家更高效地进行硬件设计。

AMD MPSoC PS PCIe作为EP与Host在异常状态下的工作情况

正常情况下, PCIe EP和Host同时启动,Host给EP提供参考时钟,双方协商后建立PCIe链路。

Serial Rapid-IO Gen2 IP核介绍

RapidIO 互连架构旨在与最流行的集成通信处理器、主机处理器和网络数字信号处理器兼容,是一种高性能、分组交换互连技术

揭秘ML100:未来高性能计算的核心技术I/O Die

I/O Die产品ML100结合了UCIe IP和HBM IP,包含16个标准封装的UCIe接口与1个完整的HBM 控制器,其带宽约为1TB/s,与HBM3完美匹配

当FPGA遇见AI,从未设想过的创新由此展开

ABI Research的数据显示,预计到2024年底,设备端AI推理功能将覆盖60%的设备。但许多可以利用人工智能和机器学习(AI/ML)功能的网络边缘设备

只需三个月—TJ375 从"0"到"1"

TJ375支持16对16Gbps SerDes接口以及两组PCIE Gen4x4协议接口,为高带宽通信提供充足支撑

免受复杂攻击,构建安全和有弹性的数字生态系统

在Lattice看来,采用从硬件到软件的多层安全方法,利用现场可编程门阵列(FPGA)技术,对于计算、通信和工业市场的公司来说,有效保护系统免受复杂攻击并符合新要求至关重要。

PCIe 数据处理、光纤通信,ALINX 发布 FPGA 国产化新品 AXP203 开发板

AXP203 是基于紫光同创 Logos-2 系列 FPGA 的综合型开发板,可用作高带宽存储和高速数据传输的应用设计。

在Quartus® 中借助oneAPI和高层次综合提升效率

oneAPI基础工具套件大大提升了硬件开发效率。它使得以SYCL(C++)编写的软件内核能够在FPGA硬件中快速实施,彻底改变了为FPGA开发IP模块的方式。

Xilinx 7系列FPGA DDR3控制器——mig使用总结(仿真)

在使用mig控制器的时候,我们应该怎么仿真呢?关于这个问题其实有2个观点

基于Achronix Speedster®7t FPGA器件的AI基准测试

在本文中,我们提出了一种推理引擎的叠加架构,然后在Speedster7t FPGA上实现该架构。

网络边缘AI的大变革:FPGA在智能摄像头优化中的作用

本文对演示进行了分析,并探讨了开发人员如何通过FPGA来满足网络边缘AI需求并优化智能摄像头。

中科亿海微FPGA+ARM核心板在自动喷漆设备中的应用

自动喷漆设备控制板是中科亿海微的SoM模组——FPGA+ARM核心板在自动喷漆应用场景中的一个典型应用案例