【视频】动态调整Xilinx FPGA收发器电源1V±0.25%

ADI Guneet Chadha演示如何使用电源系统管理使FPGA内核或I/O（例如：高速收发器）的电源输出电压(1V)保持在很小的容差范围内(0.25%)还显示了“如何确定电源裕量”
<iframe height=498 width=510 src='http://player.youku.com/embed/XMzc4Mzg2OTUzMg==&#039; frameborder=0 'allowfullscreen'></iframe>