移位寄存器复位与不复位的区别

<font color="#FF8000">作者：胡建东，玩儿转FPGA</font>

实现一个4bit的移位寄存器如下，不带复位
module shift_reg(

input clk,

input rst,

input din,

output dout

);

reg [ 3:0] buff;

assign dout = buff[3];

always@(posedge clk) begin buff[3:0] <= {buff[2:0],din}; end

endmodule

下图是ISE14.7实现后的结果如下图所示，编译器直接把他综合进了一个SRL16里面，也就是专用的移位寄存器模块，只需要一个LUT就可以实现16bit以内的移位
<center><img src="http://xilinx.eetrend.com/files-eetrend-xilinx/article/201810/13735-398…; alt=""></center>

这是不带复位的资源，可以看到触发器只用了一个，LUT也只用了一个，并且是作为存储器用的，而且是作为存储器里面的移位寄存器使用。
<center><img src="http://xilinx.eetrend.com/files-eetrend-xilinx/article/201810/13735-398…; alt=""></center>

下面是带有复位的移位寄存器代码

module shift_reg(

input clk,

input rst,

input din,

output dout

);

reg [ 3:0] buff;

assign dout = buff[3];

always@(posedge clk)

begin

if(rst==1) buff<=0; else buff[3:0] <= {buff[2:0],din};

end

endmodule

ISE14.7综合结果如下：
<center><img src="http://xilinx.eetrend.com/files-eetrend-xilinx/article/201810/13735-398…; width="670"></center>

从上图可以看出，他是用了4个触发器级联构成，并且每个触发器的复位端都是接了rst端的。

下图是资源消耗，看的出来用了4个触发器和0个LUT：
<center><img src="http://xilinx.eetrend.com/files-eetrend-xilinx/article/201810/13735-398…; alt=""></center>

综上：移位时间越长用没有复位的方式越节约资源。

那么，对于寄存器初始状态没有复位怎么设置他呢？

verilog2001的标准已经解决，ISE14.7和vivado也都支持

比如， reg [ 3:0] buff = 0;就是上电后寄存器buff为全0

而 reg [ 3:0] buff = 8'hff;就是上电后寄存器buff的值为全1

文章来源：<a href="https://mp.weixin.qq.com/s?__biz=MzU0NDcxMDY2Mg==&amp;mid=2247483678&am…;玩儿转FPGA </a>
</body>