跳转到主要内容

为什么推荐使用XPM？

由 demi 提交于

<font color="#FD8900">作者：猫叔</font>

首先，什么是XPM？可能很多人没听过也没用过，它的全称是Xilinx Parameterized Macros，也就是Xilinx的参数化的宏，跟原语的例化和使用方式一样。可以在Vivado中的Tools- &gt; Language Templates中查看都有哪些XPM可以例化。

<center><img src="http://xilinx.eetrend.com/files/2020-02/wen_zhang_/100047798-90920-1.pn…; alt=""></center>
<center><img src="http://xilinx.eetrend.com/files/2020-02/wen_zhang_/100047798-90921-2.pn…; alt=""></center><br>

从上图中可以看出，目前可以例化的XPM主要有三种：跨时钟域处理、FIFO和MEMORY。

我们以MEMORY为例，在Vivado中可以通过下面四种方式调用FPGA中的存储单元，均可以选择是Block RAM还是Distributed RAM.

<strong>1. RTL代码</strong>

我们在定义一个memory变量后，可以在前面指定其资源类型：

<pre>(* ram_style = "block" *)reg [3:0] mem_bram [15:0] ;
(* ram_style = "distributed" *)reg [3:0] mem_dram [15:0] ;</pre>

使用RTL代码的方式非常灵活，但由于少了很多的控制项，综合后的结果可能不是最优的。

<strong>2. 原语（Primitive）</strong>

使用原语也可以例化MEMORY，但没见几个工程师这么用过，因为接口实在太多了，所以实用性不高。

<center><img width="600" src="http://xilinx.eetrend.com/files/2020-02/wen_zhang_/100047798-90922-3.pn…; alt=""></center><br>

<strong>3. IP Core</strong>

这种方式应该是使用最多的，但缺点也很明显：

当修改参数时需要重新打开IP，然后Generate；

不同版本的Vivado之间还需要进行Update；

有时没注意到IP中的参数，导致结果并不是自己想要的；

最近在调试中就碰到这样一个问题，FIFO中的默认输出延迟是1，即输出数据比读使能晚一拍，而且Output Registers默认是不勾选的。但这个选项不知道什么时候被改了，导致程序最终的输出结果一直有问题，在debug时一直检查的是RTL代码，直到定位到FIFO模块时才发现了这个问题。如果此时我们使用的是XPM，那从代码中很容易就能看出来
错误。

<strong>4. XPM_MEMORY</strong>

相对而言，XPM的缺点就不是很明显，纯代码例化的方式更加灵活、简单。

<center><img width="600" src="http://xilinx.eetrend.com/files/2020-02/wen_zhang_/100047798-90923-4.pn…; alt=""></center><br>

本文转自：<a href="https://mp.weixin.qq.com/s/zHDfhYotPsXp5QscYZP8hw"><u>科学计算technomania</…;，作者：猫叔，转载此文目的在于传递更多信息，版权归原作者所有。