7月研讨会：Vivado 从基础到进阶系列公开课开始报名

<strong> Vivado 开发套件介绍</strong>

Vivado® Design Suite HLx 版本可为设计团队提供实现基于 C 的设计、重用优化、IP 子系统重复、集成自动化以及设计收敛加速所需的工具和方法。与 UltraFast™ 高层次生产力设计方法指南相结合，这种特殊组合经过验证，不仅可帮助设计人员以高层次抽象形式开展工作，同时还可促进重复使用，从而可加速生产力。

<strong> 专家介绍</strong>
<center><img src="http://xilinx.eetrend.com/files/2020-06/wen_zhang_/100050025-100513-kec…; alt=""></center>
赛灵思公司战略应用高级工程师，拥有多年利用 Xilinx FPGA 实现数字信号处理算法的经验，对 Xilinx FPGA的架构、开发工具 Vivado 和 Vivado HLS、设计理念等都有深入理解。

<li>2012年发布网络视频课程《Vivado入门与提高》</li>
<li> 2015年出版图书《基于FPGA的数字信号处理（第2版）》</li>
<li> 2016年出版图书《Vivado从此开始》</li>
<li>同年发布网络视频课程《跟Xilinx SAE学Vivado HLS》</li>
<li>2020年出版图书《Vivado从此开始进阶篇》</li>

均获得网友和读者的广泛认可和好评。

<strong> 课程安排 - 扫描相应场次二维码报名</strong>

7月9日 基础篇 - Vivado 一切超乎想象
<img src="http://xilinx.eetrend.com/files/2020-06/wen_zhang_/100050025-100514-erw…; alt="">
本节课主要从三个方面介绍Vivado的强大功能：
<li> 设计分析能力</li>
<li>设计交互能力</li>
<li>可视化功能</li>

<strong> 7月16日 进阶篇 - 精准高效的时序约束</strong>
<img src="http://xilinx.eetrend.com/files/2020-06/wen_zhang_/100050025-100515-erw…; alt="">
<li>什么是糟糕的约束描述风格</li>
<li>糟糕的约束描述风格的潜在风险</li>
<li>什么是精准高效的时序约束</li>
<li>精准高效的时序约束的好处</li>
<li>如何发现设计中的糟糕约束</li>

<strong> 7月23日 进阶篇 - 跨时钟域路径设计与分析</strong>
<img src="http://xilinx.eetrend.com/files/2020-06/wen_zhang_/100050025-100516-erw…; alt="">
<li>Baselining 流程</li>
<li>常用时序收敛方法</li>

<strong> 7月30日 进阶篇 - SSI 器件设计指南</strong>
<img src="http://xilinx.eetrend.com/files/2020-06/wen_zhang_/100050025-100517-erw…; alt="">
<li> SSI 器件基本结构</li>
<li>基于 SSI 器件的设计流程</li>
<li>其他注意事项</li>

注：第三，第四节课可能会根据 QA 问题做调整，希望讲大家急切期望掌握的技能。所以还请大家踊跃提问和填写问卷哈，谢谢~