跳转到主要内容

【Vivado公开课】7月16日 进阶篇： 精准高效的时序约束

由 judy 提交于

Vivado® Design Suite HLx 版本可为设计团队提供实现基于 C 的设计、重用优化、IP 子系统重复、集成自动化以及设计收敛加速所需的工具和方法。与 UltraFast™ 高层次生产力设计方法指南相结合，这种特殊组合经过验证，不仅可帮助设计人员以高层次抽象形式开展工作，同时还可促进重复使用，从而可加速生产力。

本次系列研讨会将由赛灵思战略应用高级工程师 Lauren Gao（高亚军）带领大家从基础到进阶，一站式领略 Vivado 这款神奇的开发工具。

<strong>专家介绍</strong>
<center><img src="http://xilinx.eetrend.com/files/2020-06/wen_zhang_/100050025-100513-kec…; alt=""></center>
赛灵思公司战略应用高级工程师，拥有多年利用 Xilinx FPGA 实现数字信号处理算法的经验，对 Xilinx FPGA的架构、开发工具 Vivado 和 Vivado HLS、设计理念等都有深入理解。

<li>2012年发布网络视频课程《Vivado入门与提高》</li>
<li>2015年出版图书《基于FPGA的数字信号处理（第2版）》</li>
<li>2016年出版图书《Vivado从此开始》</li>
<li>同年发布网络视频课程《跟Xilinx SAE学Vivado HLS》</li>
<li>2020年出版图书《Vivado从此开始进阶篇》</li>

均获得网友和读者的广泛认可和好评。

本节课内容：
<li>什么是糟糕的约束描述风格</li>
<li>糟糕的约束描述风格的潜在风险</li>
<li>什么是精准高效的时序约束</li>
<li>精准高效的时序约束的好处</li>
<li>如何发现设计中的糟糕约束</li>
<&nbsp;>
<p align="center"><strong>扫码立即在线报名</strong></p>
<center><img src="http://xilinx.eetrend.com/files/2020-07/wen_zhang_/100050527-102390-eet…; alt=""></center>