唯有在控制成本的同时
最快且最高效地实现设计目标
方可占据先机，引领时代
赛灵思 UltraFast™ 设计方法旨在帮助简化当今器件设计进程的最佳实践
帮助用户在 Vivado® Design Suite 中有效利用赛灵思 FPGA 器件资源，并加速完成设计实现和时序收敛提供推荐方法背后的原理，以支持用户制定出明智的设计决策。
扫描二维码下载修订版 UG949 - UltraFast 设计方法指南
探索 UltraFast 设计方法论
赛灵思 UltraFast™ 设计方法论是一整套旨在帮助简化当今器件设计进程的最佳实践。鉴于这些设计的规模与复杂性，因此必须通过执行特定步骤与设计任务才能确保设计每个阶段都能成功完成。建议您遵循这些步骤和最佳实践进行操作，这将有助于您以尽可能最快且最高效的方式实现期望的设计目标。
鉴于设计的规模与复杂性，因此必须通过执行特定步骤与设计任务才能确保设计每个阶段都能成功完成。本指南基于最佳时间对操作步骤进行了规范，帮助开发者以尽可能最快且最高效的方式实现期望的设计目标。
使用 UltraFast 设计方法系统级设计流程图
本指南中详细介绍了创建设计的基本流程和注意事项，下图显示了 Vivado Design Suite 中包含的各种设计步骤和特性，通过赛灵思 Documentation Navigator 的 “DesignHub View” 可访问此图的交互式版本，设计人员可单击任意步骤以获取相关资源的链接。
如何使用本指南？
本指南为最大限度提高系统集成和设计实现的生产力提供了一套最佳实践方法。其中包含对应如下主题的高层次信息、设计指南和设计决策利弊取舍：
第 2 章：开发板和器件规划——涵盖了赛灵思建议在创建设计前完成的决策和设计任务。包括 I/O 管脚分配和时钟规划、PCB 布局注意事项、器件容量和吞吐量评估、替代器件定义、功耗估算以及调试
第 3 章：使用 RTL 创建设计——涵盖有关 RTL 定义以及 IP 配置和管理的最佳实践
第 4 章：设计约束——提供相关建议，用于创建适当的时序、功耗和物理约束，以及用于指定综合与实现阶段所使用的其它约束、属性及其它元件
第 5 章：设计实现——涵盖适用于设计的综合与实现的可用选项和最佳实践
第 6 章：设计收敛——涵盖用于在设计上达成时序收敛或降低功耗估算的各种设计分析和实现方法。还包含为设计添加调试逻辑以便对硬件进行验证的相关注意事项
下载用户指南：https://app.ma.scrmtech.com/resources/ResourcePc/ResourcePcInfo?pf_uid=…
UltraFast
"UltraScale+" 是赛灵思（Xilinx）公司推出的一款 FPGA（可编程门阵列）产品系列。该系列是 Xilinx 的 UltraScale 架构的一部分，旨在提供更高的性能、更低的功耗和更高的集成度。UltraScale+ FPGA 主要面向高性能计算、数据中心加速、通信、工业自动化等领域。
UltraScale+ FPGA 系列的设计目标是满足对高性能、灵活性和可编程性能有要求的广泛应用。这些包括但不限于高性能计算、数据中心加速、5G 通信、人工智能、工业自动化等领域。
