跳转到主要内容

Zynq UltraScale+ RFSoC RF-ADC 校准训练信号指导

由 judy 提交于

描述

在某些应用中，必须在允许 GTIS 背景校准使用训练信号收敛后冻结 ADC 校准。

例如，如果存在突发类型的信号，或者如果 RF-ADC 输入频率与采样率（例如公分母）具有很强的相关性，这会导致交错通道中的数据多样性低或唯一数据点数量不足以便校准准确收敛。

此答复记录概述了 Xilinx 对此训练信号的建议。

解决方案

在某些应用中，必须在允许 GTIS 背景校准使用训练信号收敛后冻结 ADC 校准。

  • 训练信号可以是CW音调。应注意避免使用与采样频率具有强相关性的频率，例如 FIN =K*Fs/M，对于 K = 1,2,3...M，M = 1024
  • 音调应该在同一个奈奎斯特区并尊重 IP 的校准模式设置。
  • 训练信号幅度应接近满量程。如果训练信号被回退并且 RF-ADC 输入是一个大的满量程信号，则系数将不会针对运行整个 ADC 范围的大信号进行优化。
  • 假设应用具有已知定义的载波频率，训练 CW 音调信号的频率应接近目标应用。
  • 如果输入信号可以跨越很大的潜在带宽，那么训练信号应该是感兴趣带宽的最高频率。
    • 产品与工具

    RFSoc

    Zynq® UltraScale+™ RFSoC 在一款全可编程 SoC 架构中集成数千兆采样 RF 数据转换器和软判决前向纠错 (SD-FEC)。最新产品系列在一款 Zynq UltraScale+ 器件中提供 ARM® Cortex™-A53 处理子系统、UltraScale+ 可编程逻辑和最高信号处理带宽，能够提供综合 RF 信号链，满足无线、有线电视接入、测量测试、早期预警／雷达以及其它高性能 RF 应用需求

    RF-ADC