作者：Chen Shaoyi，AMD工程师；来源：AMD开发者社区
官网上没有提供KR260的DPU预配置工程。在这篇博客中，我们将为 KR260 Vitis 加速平台创建硬件设计。 我们将从KR260预设文件开始，添加平台所需的外设并对其进行配置。 一切设置完毕后，我们将把硬件设计导出到XSA。
创建名为kr260_platform的Platform
Create Project > Next
Project name: kr260_platform > Next
勾选 "Project is an extensible Vitis platform" > Next
开发板选择Boards > KR260 > Next > Finish
如果没有安装KR260，需要先安装KR260
创建一个Block Design
Create Block Design > OK
Add PS > Run Block Automation > Apply Board Preset > OK
在此阶段，Vivado自动添加了 Zynq UltraScale+ MPSoC，并应用了 KR260 的所有板卡预设选项。 预设选项包括 MPSoC PS 模块配置和引脚分配。
创建时钟和复位
Add a Clocking Wizard
使能Platform的AXI接口
使能PS的AXI Master接口
使能来自AXI Interconnect的AXI Master interfaces
使能来自PS的AXI Slave interfaces来允许kernels 连接 DDR 内存
导出XSA
点击 Validate Design 按钮来确认 block design 设计有效。在这个过程中Vivado会报告一个critical warning，这是因为 /axi_intc_0/intr 没有被连接。因为v++链接器会将中断连接到这个端口上，所以这个警告可以被忽略。
为 block design创建一个module wrapper
生成设计
导出 platform
. Name: kv260_hardware_platform
. Vendor: xilinx
. Board: kv260
. Version: 0.0
. Description: This platform provides high PS DDR bandwidth and three clocks.
参考链接：https://github.com/Xilinx/Vitis-Tutorials/tree/2022.2/Vitis_Platform_Cr…
Zynq MPSoC
Zynq® UltraScale+™ MPSoC（多处理器系统芯片）是赛灵思（Xilinx）推出的一款集成了处理器系统和可编程逻辑的器件。这一系列芯片采用 UltraScale+ 架构，结合 ARM 处理器和可编程逻辑，为嵌入式系统提供了灵活性和高性能。
Zynq UltraScale+ MPSoC 适用于嵌入式系统设计，特别是对于需要高度定制和硬件加速的应用。它为设计人员提供了处理器和 FPGA 的集成解决方案，以满足各种复杂系统的需求。
