跳转到主要内容

信号处理

高级FPGA设计技巧!多时钟域和异步信号处理解决方案

judy 提交于

有一个有趣的现象,众多数字设计特别是与FPGA设计相关的教科书都特别强调整个设计最好采用唯一的时钟域。换句话说,只有一个独立的网络可以驱动一个设计中所有触发器的时钟端口。虽然这样可以简化时序分析以及减少很多与多时钟域有关的问题,但是由于FPGA外各种系统限制,只使用一个时钟常常又不现实

【视频】Versal ACAP:AI 引擎,推断和先进信号处理的加速引擎

judy /

体验引人瞩目的 Versal™ AI 引擎的实际表现,您将看到一系列兼具软件可编程和硬件自适应的 1GHz+ VLIW、SIMD 矢量处理内核,它具有硬化的计算单元与紧密耦合的存储器。借助 Versal AI 引擎,我们将助力您实现突破性的 AI 推断和先进的信号处理加速