跳转到主要内容

IDC: 2019年第一季度中国IT安全硬件市场规模稳步增长

cathy /

IDC《2019年第一季度中国IT安全硬件市场跟踪报告》显示,2019年第一季度IT安全硬件市场厂商整体收入为4.95亿美元(约合人民币33.9亿元),较2018年第一季度增长19.6%。IDC预测,2019年,IT安全硬件市场规模将达到44.72亿美元(约合人民币306.7亿元);到2023年,中国IT安全硬件市场规模将达到109.9亿美元(约合人民币759.9亿元),未来5年整体市场年复合增长率(CAGR)为25.5%。

<center><img src="http://mouser.eetrend.com/files/2019-07/wen_zhang_/100044302-75557-1.jp…; alt=“” width="600"></center>

干货 | 硬件大牛从这几点分析,教你如何成为一个优秀的工程师?

cathy /

完成一个大的硬件工程,需要考虑的事情很多。所以,这对工程师的要求就高了些。且看下面是一个很牛叉的硬件工程师做的分享,希望能帮助到各位。

<strong>一、成本</strong>

现象一:程序只要稳定就可以了,代码长一点,效率低一点不是关键

点评:CPU的速度和存储器的空间都是用钱买来的,如果写代码时多花几天时间提高一下程序效率,那么从降低CPU主频和减少存储器容量所节约的成本绝对是划算的。CPLD/FPGA设计也类似。

现象二:面板上的指示灯选什么颜色呢?我觉得蓝色比较特别,就选它吧

点评:其它红绿黄橙等颜色的不管大小(5MM以下)封装如何,都已成熟了几十年,价格一般都在5毛钱以下,而蓝色却是近三四年才发明的东西,技术成熟度和供货稳定度都较差,价格却要贵四五倍。目前蓝色指示灯只用在不能用其它颜色替代的场合,如显示视频信号等。

现象三:这点逻辑用74XX的门电路搭也行,但太土,还是用CPLD吧,显得高档多了

点评:74XX的门电路只几毛钱,而CPLD至少也得几十块,(GAL/PAL虽然只几块钱,但公司不推荐使用)。成本提高了N倍不说,还给生产、文档等工作增添数倍的工作。

记住这些电子硬件常识再去面试硬件工程师!面试官绝对满意!

cathy /

每年招聘季各大电子科技企业都会提供大量的硬件工程师岗位,然而抢夺这些岗位的人也非常多,想在千军万马中顺利通过这条独木桥,建议您需要多积累,面试不会考你太深入的问题,但是这些常识一定要懂!

<strong>元件品牌</strong>

既然你要应聘硬件工程师,那必然知道硬件工程师日常打交道最多的就是电阻、电容和电感这些元器件。那么你知道电阻、电容和电感这些元器件都有哪些品牌吗?也许实际使用的时候你不会太在意这些元件的来源是哪些品牌,但是面试官考你这个其实就是想看看你是否关心硬件电子行业,是否真的热爱硬件技术。

<center><img src="http://mouser.eetrend.com/files/2019-04/wen_zhang_/100018854-65149-1.jp…; alt=“” width="600"></center>

<strong>元件封装</strong>

掌握这些硬件原理图中的“英文缩写”大全,看懂原理图 So easy~

cathy /

<strong>常用控制接口</strong>

EN:Enable,使能。使芯片能够工作。要用的时候,就打开EN脚,不用的时候就关闭。有些芯片是高使能,有些是低使能,要看规格书才知道。

CS:Chip Select,片选。芯片的选择。通常用于发数据的时候选择哪个芯片接收。例如一根SPI总线可以挂载多个设备,DDR总线上也会挂载多颗DDR内存芯片,此时就需要CS来控制把数据发给哪个设备。

RST:Reset,重启。有些时候简称为R或者全称RESET。也有些时候标注RST_N,表示Reset信号是拉低生效。

INT:Interrupt,中断。前面的文章提到过,中断的意思,就是你正睡觉的时候有人把你摇醒了,或者你正看电影的时候女朋友来了个电话。

PD:Power Down,断电。断电不一定非要把芯片的外部供电给断掉,如果芯片自带PD脚,直接拉一下PD脚,也相当于断电了。摄像头上会用到这根线,因为一般的摄像头有3组供电,要控制三个电源直接断电,不如直接操作PD脚来的简单。(在USB Type-C接口中有一个Power Delivery也叫PD,跟这个完全不一样,不要看错了。)

嵌入式计算需要基于硬件的安全性

cathy /

嵌入式系统正经历重大转型:从物理隔离的自动设备到连接互联网的可访问设备。设计人员了解到,转变的要求远不止将网络接口连接至总线以及添加一个互联网协议堆栈,这令他们非常沮丧。在许多方面,这些互联网感知设计更像小型企业数据中心,而非传统的嵌入式系统。

多项数据中心技术(如多任务处理、多处理和快速专用网络)已经为大型嵌入式系统设计人员所熟知,尽管规模要小很多。但是系统安全性可能是一项新数据中心技术。一旦您将嵌入式系统连接互联网,塑造数据中心安全架构的需求神奇地出现了。不同于计算、存储或连接要求,当您将系统从仓库大小的数据中心缩小为互联的嵌入式设备时,安全需求不会大幅减少。

<strong>数据中心安全性</strong>

那么,数据中心和互联的嵌入式系统在安全性方面有何需求?首先,它们需要保护自己免遭外部攻击和自身应用的内部破坏。这意味着提供一个受保护的范围,在该范围内,对于任何读取或写入代码或数据的尝试,都将在执行前进行验证。这也意味着在可信范围之外,用于操作系统、管理程序、管理或维护的所有系统代码和数据都必须在存储或传输时进行强加密。

一文区分FPGA和STM32,硬件工程师一定用得上!

cathy /

<strong>什么是FPGA?</strong>

<strong>一、FPGA原理</strong>

FPGA中的基本逻辑单元是CLB模块,一个CLB模块一般包含若干个基本的查找表、寄存器和多路选择器资源,因此FPGA中的逻辑表达式基于LUT的。

FPGA内部的编程信息一般存储在SRAM单元中,因此通常的FPGA都是基于SRAM的,所以掉电后信息会丢失,下次上电需要先配置才能使用。

<strong>二、FPGA产品的速度等级</strong>

速度等级一般反映一款芯片的性能,速度等级越高,说明芯片内的逻辑延时和布线延时越小,设计的性能要求也越容易达到,随之付出的成本也越大。

对Xilinx FPGA,速度等级一般有“-1”、“-2”、“-3”等,数字越大,速度等级越高,芯片价钱也越贵。

对Intel FPGA,速度等级一般有“-6”、“-7”、“-8”,数字越小表示速度等级越高、价钱越贵。

<strong>三、FPGA内部资源</strong>

向 SoC 硬件“敞开”Windows

cathy /

长期以来,系统设计的一个惯例是通过嵌入专用硬件观察和控制系统状态。自数字计算诞生之始,中央处理器就使用硬件支持寄存器和内存的单步指令实施、加载与检查及断点设置,以支持软件调试。在多年之后(仍属于发展初期),集成电路开始包含用于制造测试的扫描硬件。FPGA 同样沿袭了这一发展思路,配备了内置逻辑分析功能,以帮助设计师对其电路进行细致入微的检查。

随着系统芯片 (SoC) 采用更多功能且变得日益复杂,仅通过观察外部确定系统内部的运行情况变得不切实际和不可能(图 1)。为此,设计师尝试在其芯片设计中内置刺激发射器和检查器,即芯片认定 (assertion) 功能。这一做法在高速串行收发器等一些电路中已必不可少,且在 SoC 用于 FPGA 的实践中得到了更广泛的应用,因为这类专用硬件可在不需要时从设计中移除。

做嵌入式开发知道这些,你才看起来像个高手!

cathy /

做嵌入式系统开发,经常要接触硬件,需要对数字电路和模拟电路要有一定的了解,这样才能深入的研究下去。下面我们简单地介绍一下嵌入式开发中的一些硬件相关的概念。

<strong>电平(Level)</strong>

在数字电路中,分为高电平和低电平,分别用1和0表示。一个数字电路的管脚,总是存在一个电平的,要么高要么低,或者说要么1要到0(其实,还有另一种状态,后面会提到)。

<strong>总线(Bus)</strong>