构建自定义 AXI4-Stream FIR 滤波器
AMD-Xilinx 的 Vivado 开发工具具有很多方便FPGA开发功能，我最喜欢的功能之一是block design的设计流程
AXI4-Stream
带你快速入门AXI4总线--AXI4-Stream篇（3）：详解XILINX IP AXI4 STREAM DATA FIFO
AXI4 STREAM DATA FIFO也是一种先入先出形式的数据缓存队列
带你快速入门AXI4总线--AXI4-Stream篇（2）：XILINX AXI4-Stream接口IP源码仿真分析
Vivado在打包IP核的时候提供了AXI4-Stream的接口，接下来分别例化两个IP
带你快速入门AXI4总线--AXI4-Stream篇（1）：AXI4-Stream总线
该系列先对AXI4-Stream协议及其使用做一个简单的介绍
AXI4-Stream视频IP介绍及系统设计指南（一）
本文主要介绍使用AXI4S（AXI4-Stream）接口的视频IP细节。
VDMA测试图像源
本文介绍如何自己编写AXI4-Stream slave类型的图像源。
ADC数据接入到AXI-Steam Interface
如果说要在AXI、AXI-Lite、AXI-Stream中选一种最喜欢的类型，我选择Stream总线，因为这是最简单的类型，而且使用起来非常方便，五个通道就剩数据传输，就像网络通信中的TCP与UDP，UDP用起来更简洁。