跳转到主要内容

PCIe

Microchip推出业界延迟最短的PCI Express® 5.0和CXLTM 2.0重定时器,扩大在数据中心连接领域的领先地位

winniewei /

随着数据中心工作负载对高性能计算需求的增加,急需新的超低延迟信号传输技术来提升人工智能(AI)、机器学习(ML)、高级驾驶员辅助系统(ADAS)和其他计算工作负载应用的性能。为满足这一需求,Microchip Technology Inc.(美国微芯科技公司)今天宣布推出低延迟 PCI Express(PCIe®) 5.0 和 Compute Express Link™(CXL™)1.1/2.0 等XpressConnect系列重定时器产品。

如何使用PCIe交换网结构在多主机系统中优化资源部署

winniewei /

越来越多的数据中心和其他高性能计算环境开始使用GPU,因为GPU能够快速处理深度学习和机器学习应用中生成的大量数据。不过,就像许多可提高应用性能的新型数据中心创新一样,这项创新也暴露出新的系统瓶颈。在这些应用中,用于提高系统性能的新兴架构涉及通过一个PCIe®结构在多个主机之间共享系统资源。

PCIE-PCB设计规范!(建议收藏)

cathy 提交于

PCI-Express(peripheral component interconnect express)是一种高速串行计算机扩展总线标准,它原来的名称为“3GIO”,是由英特尔在2001年提出的,旨在替代旧的PCI,PCI-X和AGP总线标准。

PCIe属于高速串行点对点双通道高带宽传输,所连接的设备分配独享通道带宽,不共享总线带宽,主要支持主动电源管理,错误报告,端对端的可靠性传输,热插拔以及服务质量(QOS)等功能

下面是关于PCIE PCB设计的规范:

1、从金手指边缘到PCIE芯片管脚的走线长度应限制在4英寸(约100MM)以内。

2、PCIE的PERP/N,PETP/N,PECKP/N是三个差分对线,注意保护(差分对之间的距离、差分对和所有非PCIE信号的距离是20MIL,以减少有害串扰的影响和电磁干扰(EMI)的影响。芯片及PCIE信号线反面避免高频信号线,最好全GND)。

3、差分对中2条走线的长度差最多5MIL。2条走线的每一部分都要求长度匹配。差分线的线宽7MIL,差分对中2条走线的间距是7MIL。