32 GT/s 的封装突围：Sarcina 的 UCIe 技术如何支撑下一代 AI 加速器 judy / 周二, 9 九月 2025 - 10:42 Sarcina推出了基于 UCIe-A（Advanced）与 UCIe-S（Standard） 的 32 GT/s 芯粒互连方案，并在中介层（RDL Interposer）和有机基板两个层面同时实现突破。 阅读更多 关于 32 GT/s 的封装突围：Sarcina 的 UCIe 技术如何支撑下一代 AI 加速器登录或注册以发表评论
sureCore 与 Sarcina 合作封装低温芯片 winniewei / 周二, 17 十二月 2024 - 17:26 SureCore 最近宣布，在成功评估 180 纳米和 22 纳米工艺节点的测试芯片后，将推出一系列低温 IP，此外，该公司还透露已与封装专家 Sarcina 合作，后者设计了一种专门用于低温环境的定制封装。 阅读更多 关于 sureCore 与 Sarcina 合作封装低温芯片登录或注册以发表评论