Versal

Versal是由赛灵思（Xilinx）推出的一系列可编程器件，属于自适应计算加速平台（ACAP）家族。 Versal作为ACAP架构的一部分，旨在为各种复杂的计算工作负载提供灵活性和高性能，使开发者能够更好地平衡通用计算和专用硬件加速的需求。

我们在Versal上开发驱动程序的时候，经常会访问某些硬件寄存器，读取或者写入某个值

本文以国内用户群体最多的Versal AI Edge VE2302为例，分享一些实际工程设计的细节和经验。

在Vesal器件的DDRMC DDR4/LPDDR4接口上，控制器的系统时钟源通常是由片外的差分时钟所提供的

AMD Alveo V80加速器卡基于7nm Versal™自适应SoC架构，采用AMD Versal高带宽内存 (HBM) 器件，提供速度高达820GB/s的4x200G网络

第二代 AMD Versal™ AI Edge 系列自适应 SoC 采用高度集成的架构设计。与前代相比，该处理系统可提供至高10 倍的标量算力性能

第二代 Versal™ AI Edge 系列自适应 SoC 旨在通过增强的处理器系统、功耗优化的下一代 AI 引擎以及 AMD 全球领先的可编程逻辑来提升 AI 驱动型应用的系统级性能

从Versal系列的产品形态看AMD FPGA的发展方向

由 judy 提交于周三, 28 八月 2024 - 09:37

随着数据量的爆炸性增长和计算需求的多样化，传统的“一刀切”式CPU已经难以满足所有应用的需求

AMD Xilinx的Versal器件中的PCIe IP，也可以作为PCIe Host。 AR76647 提供了相关驱动。

由 judy 提交于周三, 21 八月 2024 - 10:11

基于ACAP架构的Versal系列产品,在各种加速应用中,相信各位都有所了解了,作为一个异构混合加速平台,Versal结合处理器部分(A72+R5处理器)

PRBS误码测试时，通常需要计算误码率。如果使用IBERT，误码率可以在Vivado的GUI界面中读取