Vitis

在软件和硬件开发过程中，我们经常要使用到版本控制系统，也就是 Version Control。在这个视频中，简要介绍如何使用git在Vitis IDE中进行版本控制，并做一个简短的演示。

基于Vitis硬件加速平台测试用例-vector-add

由 joycha 提交于周二, 3 八月 2021 - 10:05

基于Vitis硬件加速平台测试用例-vector-add

本篇博文将继续介绍在Vitis中把Settings信息传递到底层的Vivado。

利用Vitis开发基于ZCU106的神经网络加速器（二）——DPU编译及Demo

由 guanxiao_505740 提交于周二, 27 七月 2021 - 14:35

上一篇文章讲到了如何生成可供Vitis使用的XRT platform。这次我们使用生成的platform来开发一个完整的加速器Demo并在ZCU06上跑通。

利用Vitis开发基于ZCU106的神经网络加速器（一）——Vitis概述及XRT编译

由 guanxiao_505740 提交于周一, 26 七月 2021 - 14:45

毕设要用到Xilinx家的ZCU106这块板子，了解到最近Xilinx统一了Vivado，XilinxSDK，并集成了常用开源IP核，推出了Vitis统一软件平台，使我们不再需要关注底层的Verilog实现，因此尝试使用Vitis开发一个神经网络加速器，作为毕设的基础。

在Vitis完成这个过程的底层，实际调用的是Vivado。Vitis会指定默认的Vivado策略来执行综合和实现的步骤。当默认的Vivado策略无法达到预期的时序要求时，我们需要在Vivado中分析时序问题的原因, 并根据时序失败的原因调整Vivado各个步骤的选项。有时我们也需要调整Vivado各个步骤的选项做不同方向的优化。