RISC-V算力芯片,能否打开下一轮突破的新空间?
以板载匠心,赋能 FPGA 创新,加速产品从 0 到 1
什么是好的FPGA编码风格?(3)--尽量不要使用锁存器Latch

在FPGA设计中,几乎没人会主动使用锁存器Latch

AMD Instinct 将在2025年与2027年为德国两台超级计算机提供算力

AMD、HPC和斯图加特大学之间的合作旨在加速该地区HPC和AI的发展

AI 引擎系列 7 - 在仿真内通过追踪来可视化 AI 引擎事件(2022.1 更新)

本文将讲解如何生成追踪来观察计算图 (graph) 的状态

数据中心的AI时代转型:挑战与机遇

随着人工智能的迅速发展和广泛应用,数据中心作为AI技术的基石,也面临着前所未有的挑战和机遇

Versal 自适应 SoC 硬件、IP 和平台开发方法指南本文档旨在描述推荐的设计方法,帮助您在设计输入期间有效利用 AMD 的 Versal™ 自适应 SoC 资源。
Vitis 统一软件平台文档

本用户指南涵盖了 Vitis 入门、使用 Vitis Unified IDE、Bootgen 工具

深入分析:离散傅里叶变换(DFT)和快速傅里叶变换(FFT)

本文将深入分析离散傅里叶变换(DFT)和快速傅里叶变换(FFT)。

【FPGA图像处理实战】- 图像行缓存设计实现方式二(BRAM)

本文介绍如何使用BRAM实现图像行缓存的设计

通过JTAG在AMD XILINX SoC器件里启动Linux的方法

本文将分享通过JTAG启动Linux的方法和脚本

经过BUFGMUX的时钟该如何约束(更新)

我们先看UG949中举的例子:时序场景如下图所示

Enclustra FPGA核心板在硬件在环(HiL)仿真测试系统中的应用

MicroNova的HiL测试系统可加快对控制现代豪华汽车的多达100个ECU 的测试和验证

【FPGA图像处理实战】- 图像行缓存设计实现方式一(FIFO)

本文将详细介绍使用FIFO来实现图像行缓存的设计

汽车芯片,明年看什么?

在今天的文章中,Yole分析师重点关注 ADAS 和 AD

如何在zcu102板卡上创建DisplayPort 1.4 Tx Subsystem core的pipeline

DisplayPort 1.4 Tx Subsystem core的最简pipeline就是如它的linux driver wiki page里的figure-4那样

数电中的逻辑门

在本文中,将探讨数字电子电路的另一个重要方面,即涉及逻辑门的问题

AMD下一代Zen 4核和第四代EPYC 9004服务器CPU

AMD第四代 AMD EPYC 处理器采用 5nm 制程工艺,拥有尖端的服务器处理器技术

Versal 自适应 SoC 系统集成和确认方法指南

本文档旨在描述推荐的设计方法,帮助您以 AMD Versal™ 器件为目标,满足设计收敛期间的性能目标。

Avnet Smart Model Select 应用演示

演示如何将 Vitis 视频分析 SDK (VVAS) 示例设计作为 Kria 加速应用部署至 KV260 视觉 AI 入门套件

HBM ECC功能介绍和检测

在Ultrascale+ HBM系列的器件上包含有容量32Gb/64Gb的高带宽硬件存储介质HBM

FPGA直方图操作

图像直方图用作数字图像中色调分布的图形表示。它绘制了每个色调值的像素数