RISC-V算力芯片,能否打开下一轮突破的新空间?
以板载匠心,赋能 FPGA 创新,加速产品从 0 到 1
Power Design Manager 简介(中文字幕)

了解 Versal 器件功耗估计从 XPE 迁移到 PDM 的简易迁移路径

【数字实验室】消除毛刺

可编程逻辑系统通常部署在可能存在噪声的应用中

8步轻松晋级AMD MPSoC Linux内核调试专家

AMD MPSoC Linux一般使用PetaLinux编译Linux系统,包括Linux内核、DTS、文件系统

FPGA的多bit信号跨时钟域为什么不能使用两级同步打拍处理(面试必问)

多bit信号跨时钟域如何处理呢?为什么不能使用两级打拍的方式呢?

初识PCIe协议——PCIe接口专栏(一)

本文介绍几种在FPGA中实用的PCIe接口应用方法

AMD下一代处理器首次曝光:大小核APU设计,全支持超线程

AMD下一代处理器肯定是Zen 5架构,尽管不确定会不会用3nm的制程

支持AI视频处理的高容量流媒体加速卡方案

本文分享MA35D的基本架构和功能,以及该卡在各个领域视频解决方案中的应用

AMD宣布收购,向英伟达发起新一轮冲击

据报道,AMD 收购了法国初创公司 Mipsology,以增强其人工智能推理软件能力

Vivado RTC实时时钟系统设计

我们一起学习一下RTC的驱动

首个部署于边缘端FPGA上的大语言模型案例

用支持PYNQ框架的PYNQ-ZU平台,与人工智能来一场聊天

Xilinx 电源管理库 (XilPM)介绍及使用

AMD-Xilinx MPSoC 和 Versal ACAP 系列均具有复杂的内部电源结构

JTAG vs SWD:嵌入式调试接口的比较

本文将深入研究JTAG和SWD,比较它们的特点、优劣势以及适用场景

Vivado EEPROM驱动设计

EEPROM是一种特殊形式的闪存,其应用通常是个人电脑中的电压来擦写和重编程

FPGA的单bit信号跨时钟域处理方法(面试必问)

本文重点讲解单bit跨时钟域的处理方法

Vitis HLS:使用任务级并行性的高性能设计

Vitis™ HLS 利用 AMD FPGA 提供的独特优势和特性,为高性能设计优化 C 代码

FPGA新人需要铭记的相关单位度量(请记在骨髓里)

FPGA属于数字电路范畴,工作中我们会碰到时钟频率,信号速率

Virtex-5/Spartan-6 GTP/GTX RocketIO - Loss of Sync (LOS) 的行为在某些情况下与预期不同

本文介绍了 LOS 状态机行为,并提供了解决问题的方法

2027年中国人工智能市场IT总投资规模预计超380亿美元

IDC预计,2027年中国AI投资规模有望达到381亿美元,全球占比约9%

100G以太网为 8K 有效负载做好准备

本文探讨了身处更大规模的沉浸式媒体技术的前沿,8K 分辨率在当下的应用原因和用处

SEM IP几种工作模式的区别和选择指导

UltraScale / UlraScale+系列的SEM IP一共有6种工作模式