本文讲一下随路时钟，什么是随路的时钟呢？

本文介绍Xilinx所有FPGA芯片型号IDCODE的获取方法

展示了基于领先的 AMD FPGA、自适应 SoC 以及 AMD EPYC™ 处理器的通信领域解决方案

本小节对时序约束做最终的总结

在FPGA的设计中的，内部的FIFO和RAM是两种非常常见的存储单元

通信业已经进入5G时代。运营商投资建网、设备商提供各类5G设备和解决方案

本文介绍基于瑞芯微RK3568J与Xilinx Artix-7的PCIe高速通信案例

FreeRTOS也可以说是standalone的程序。因此可以方便的把AMD Xilinx的standalone的例子

1902增加了Versal功能，并采用了小芯片设计，使FPGA的关键性能增加了一倍以上

新型 AMD Versal Premium VP1902 有效地将可模拟多达 1850 万个逻辑单元的门数增加了一倍

第三代AMD EPYC处理器采用7nm工艺，可以提供至高64个计算核心

Sirius Wireless 的 Wi-Fi6/BT 射频 IP 验证系统基于思尔芯芯神瞳 S7-9P逻辑系统构建

本文继续讲解时序约束的第四大步骤——时序例外

AMD产品技术架构师Sam Naffziger提出五个小芯片大小的问题

AMD Vitis统一软件平台可为所有开发人员简化使用 AMD 自适应 SoC 和 FPGA 加速计算

NEC选择采用高性能且可扩展的AMD Versal™ AI Core自适应SoC进行设计

FPGA技术被广泛的应用在VR应用中或是其相关的研发项目中

AMD EPYC 处理器支持 HPE 通过 HPE GreenLake 以高性能横向扩展块

SelectIO架构手册 AM010 描述了如何使用 XPIO_VREF原语来调整 Internal Vref