RISC-V算力芯片,能否打开下一轮突破的新空间?
以板载匠心,赋能 FPGA 创新,加速产品从 0 到 1
随温度变化的动态电压缩放实现本文描述了为支持AMD Versal™器件的-2LLI SKU的低温补偿DVS功能而需要实施的硬件和软件变更。
关于Chiplet,Lisa Su罕见分享

Lisa Su 深入探讨如何使用该公司多年来一直使用的小芯片来构建这些芯片

面向 Versal 自适应 SoC 的设计咨询:如果使用 PUF,Vcc_pmc 必须连接到 0.7 VDC

本答复记录旨在描述在部分 Versal 自适应 SoC 器件上使用物理不可克隆功能

Vitis下载安装尝试首先本次下载主要使用的是linux系统,所以我们先看一下Vitis支持的linux版本
FIFO设计(Verilog)

为了应付找工作的需要,打算学习一些fifo相关的内容,首先是从fifo的设计开始

AMD扩大数据中心产品组合推出全新EPYC CPU,并展示AMD AI平台战略

AMD 推动数据中心专业计算性能,推出适用于云原生和技术计算的全新 AMD EPYC处理器

AMD凭借第四代AMD EPYC处理器协同亚马逊AWS重新构想云计算性能

亚马逊EC2 M7a实例提供了性能上的重大飞跃,其计算性能比M6a实例高出50%

同步 FIFO、LIFO/Stack

在这篇文章中,展示了一个简单的 RTL 同步 FIFO

TYAN推出针对技术运算并基于第四代AMD EPYC处理器的高性能服务器

TYAN的服务器平台采用第四代AMD EPYC处理器,透过节能与高效能运算

PCIe 7.0标准新进展,速度惊人

随着PCI Express 6.0 于去年初完成,PCI-SIG 迅速开始着手开发下一代 PCIe 7.0

打造全场景RRH产品组合:AMD助力恒湾科技深耕O-RAN市场

O-RAN市场的快速增长,吸引了众多的产业链玩家参与

5G Cloud RAN 能效,这意味着什么?

一同探讨新兴的云RAN能效趋势,以及AMD作为企业和技术提供商如何助力实现这些趋势

RQS 设计收敛建议 ID RQS_CLOCK-12

本文聊聊“RQS_CLOCK-12”时钟设置建议以及它如何帮助达成时序收敛

2023年高性能计算市场规模将达330亿美元

Hyperion预测2023年本地服务器销售额将达到170亿美元左右

AMBA4——“无聊的”Narrow transfers

AMBA总线无论FPGA还是ASIC,应该都是比较常用的一组总线协议

AMD最强芯片,全村的希望!

AMD 即将推出的 MI300 GPU 将成为讨论最多的芯片之一

如何在U-BOOT的boot.scr中加载bit文件

在2020.1版本之后,u-boot阶段会执行boot.scr来加载后续的kernel和rootfs

HLS 设计数字时钟

本文展示如何在 HLS 中描述数字时钟。

FPGA问答系列--clock skew是影响时序收敛吗?

对于发送时钟和接收时钟是同一时钟的单周期路径,时钟抖动对建立时间有负面影