在Versal Advanced IO Wizard中，所包含的PLL的去歪斜电路可能导致数据速率较高时出现建立时间

根据自己vivado版本在branch中找到相同的版本

vitis AI最近更新了3.0版本，对很多深度学习模型作了适配

随着核心数量的不断增加，为处理器提供必要的内存带宽一直是一场艰苦的斗争

未来几十年，对数字化转型的需求将继续推动数据中心行业的显着增长

从xilinx官网下载了zcu106的例程文件,打开vivado下的TCL console窗口

VCS+Verdi的组合是EDA仿真中必备神器，以前只会用Vivado自带的仿真器或者Modelsim来进行仿真

本文将Xilinx FFT IP核的使用方法及注意事项总结如下

最新预测数据显示，中国人工智能市场支出规模将在2023年增至147.5亿美元，约占全球总规模十分之一

随着 Versal ACAP 的面世，出现了一种新型集成以太网 MAC，即多速率 MAC

深度学习处理器 (DPU) 是一个专为深度神经网络而优化的可编程引擎。它由一组可参数化的 IP 核组成

在当今汽车行业中，灵活应变能力可谓至关重要。几十年来，灵活应变的特性令 AMD车规级器件成功脱颖而出

本文档涵盖了以下设计进程：机器学习和数据研究——将机器学习模型从 PyTorch、TensorFlow

PCI Express就像是一条数据的高速公路，可满足 Versal ACAP 中多个计算引擎的丰富功能和性能需求

找到[安装目录]\2021.1\data\xicom下的xicom_cfgmem_part_table.csv文件

本篇小文试着从一个SerDes用户的角度来理解SerDes是怎么设计的

在用vivado 生成IP核时，有两种综合方式：Global和out of context per IP。