RISC-V算力芯片,能否打开下一轮突破的新空间?
以板载匠心,赋能 FPGA 创新,加速产品从 0 到 1
FPGA中如何设计一个小cache(一)

FPGA设计中常见的一个场景就是逻辑需要查存放在外部DDR中的表项,如果查外部DDR中的表项是性能瓶颈点怎么办呢?

MIPI CSI-2 RX Subsystem IP和D-PHY基本调试

DPHY需要完成初始化, 当clock lane和data lane的init_done置高, 以及stopstate拉高

ZYNQ7035 PL Cameralink回环例程

本文主要介绍说明XQ6657Z35-EVM评估板Cameralink回环例程的功能、使用步骤以及各个例程的运行效果

软件定义雷达(SDR)和软件化雷达(SR)

4D毫米波雷达与传统雷达不同,为了解决传统毫米波雷达角分辨率低、点云密度低的问题,当下出现了四种4D毫米波雷达解决方案

RFSoC应用笔记 - RF数据转换器(21):API使用指南之配置ADC相关工作状态

此 API 函数为请求的 RF-ADC 设置抽取因子,并根据抽取因子更新 FIFO 写入宽度

基于Zynq 7000系列单板的FPGA农业生产识别系统

随着农业生产模式和视觉技术的发展,农业采摘机器人的应用已逐渐成为了智慧农业的新趋势

两种构建Petalinux下应用程序的方法

本文使用官方BSP,直接创建工程。此步骤根据自己的需求进行建立

ZYNQ - 以太网远程更新SD卡应用程序

本文借鉴网上常见的远程更新QSPI FLASH的相关示例,对表贴式SD卡的应用程序进行了在线更新的操作适配

从FPGA说起的深度学习(四)

在本文中,我们将实现其余未实现的层:全连接层、池化层和激活函数 ReLU。

Xilinx UltraScale+ RFSoC Gen 1/2 ZU2x/3x 电源和时序

具有该性能水平的 SoC 片上系统需要大电流电源,并且要求电源具有可靠的稳压性能和抖动极低的时钟源

​Vivado 开发软件下板验证教程

在之前的学习当中,我们已经学习了Vivado的基本操作,接下来我们将继续学习软件的下板验证过程

AI 加速助力医学成像技术

3月23日,由AMD举办的在线研讨会上,我们将详细为您介绍这款最新发布的医疗成像库

科普:FPGA的八种用途

FPGA由可配置逻辑块与可编程互连相结合的网格构成。制造完成后,FPGA还可以重新编程

RAM的多种例化和初始化方法

本文所述的内容均以使用Xilinx器件为前提,不需要进行修改

AMD Xilinx Linux 2022.1 USB Gadget使用

有客户使用Linux中的USB Gadget功能,把MPSoC器件做USB从设备

基于FPGA原型验证系统的图像处理解决方案

视觉是人类最高级别的感知,以视频、图像等形式为信息载体可以创造出丰富多彩的应用

IOBUF的用法

IOBUF这个原语在Xilinx的原语手册有说明,主要作为三态端口使用

带你快速入门AXI4总线--AXI4-Full篇(3):AXI4-Full接口IP源码仿真分析(Master接口)

接slave接口篇,本文继续打包一个AXI4-Full-Master接口的IP,学习下源码,再仿真看看波形

Zynq UltraScale+ RFSoC 的 AXI CDMA Linux 用户空间示例

本文将为您演示如何创建 AXI CDMA Linux 用户空间示例应用

AMD 谈论堆叠计算和 DRAM

在 ISSCC 2023 上,AMD首席执行官 Lisa Su 博士讨论了堆叠组件以及为什么需要先进的封装来实现未来的 Zettascale 计算