搞FPGA的人可能都遇到过这样的问题：以前对外发布的版本的代码找不到了

传递的 Mixer/NCO 设置用于更新相应的块级寄存器。 使用新值更新驱动程序结构体

随着智能制造、工业物联网、大数据的发展，许多工业自动化应用对于延迟和确定性的要求越来越严格

本文写AXI4-Full接口。AXI4-Full接口的源码基本与AXI4-Lite接口的源码一致

本次测试内容为基于ARM+FPGA架构的米尔MYD-JX8MMA7开发板其ARM端的测试例程

本文将介绍KPA EtherCAT 主站在ZCU102平台的移植与测试

全新推出的4G/5G Zynq UltraScale+ RFSoC数字前端器件将通信商机扩展到成本敏感型市场

在启动基于K26设计的扩展板时，遇到下列错误。检查硬件设计，SATA使用Lane 3，ref_clk2

在 Linux 系统中，在众多的指令中，对于 FPGA/IC 开发设计人员来说，使用指令最多的就是对文件和目录进行操作

本文主要介绍关于RF数据转换器的ADC和DAC均适用的状态指示函数的相关使用方法

IP报文的头部中有一个checksum字段，一般都知道这个字段的含义

AMD-Xilinx MPSoC的器件里，提供了内置的Watchdog

3月23日，由AMD举办的在线研讨会上，我们将详细为您介绍这款最新发布的医疗成像库

这篇文章主要介绍了 Verilog 在 FPGA 设计中的概念和使用方法

AXI4 相对复杂，但 SOC 开发者必须掌握

Versal 系列的DMA axi bridge模式可以在PL的QDMA IP或者在CPM的QDMA IP中选中

全新RF前端包含RF开关和前置驱动器，并与AMD的RFSoC数字前端ZCU评估套件集成

自 2018 年以来，超过 100 家不同风险投资商向前 25 家人工智能芯片初创公司的投资超过 60 亿美元

1、建立工程，2、编译工程，导出xsa文件，3、建立petalinux工程

在某些情况下，部分 VCCO 能与该序列中的其它电源轨共享