赛前集训，大咖直播见！
继2020年首届赛灵思自适应挑战赛完美收官后，近期Xilinx携手Hackster.io再次发起挑战！考验开发者将赛灵思自适应计算平台与Vivado设计套件、Vitis开发环境和Vitis AI相结合的能力，一切为解决实际问题而来！
开发者分享 | 使用方法论报告5: DDR4 IP 校准后硬件故障，指示存在时序问题，但时序报告中无任何违例
本篇博客将为您演示如何使用此报告来帮助加速调试，甚至完全避免硬件故障，最后确定此问题根本原因是校准完成时出现争用状况。出现争用状况的原因是由于某个多周期约束所覆盖的时序例外，由此导致在时序分析报告中并未标记此问题。
雪球期权价格计算的 FPGA 实现
本文为解决基于C++的传统定价程序带来的处理时间长、延迟高、处理速率低的问题，提出并实现了一种基于FPGA的并行流水线计算处理设计，能够完成对雪球期权的定价功能，并使用HLS开发模式对设计进行了实现。
Vivado的Implementation都包含哪些步骤？
Vivado的Implementation主要有三大步：
opt_design，会生成opt_desgin.dcp
place_design，会生成place_design.dcp
route_design，会生成route_design.dcp
倒计时8天：Xilinx Versal ACAP快速入门开发！ 抢先报名，前50名限时免费！
自适应计算加速平台（ACAP）是一个完全软件编程的异构计算平台，它结合了标量引擎、自适应引擎、智能AI和DSP引擎，可极大地增加数据中心、无线网络、汽车驾驶辅助和有线通信应用的计算能力。
【工程师分享】在Linux/U-Boot里为QSPI Flash使用UBIFS
UBIFS是更强壮的FLash文件系统。很多嵌入式系统都使用了UBIFS。Xilinx PetaLinux 2018.2也支持UBIFS。只需要在Linux/U-Boot里添加相关配置选项，就能为QSPI Flash创建UBIFS。
Vivado Design Suite用户指南：实现 (v2021.1)
本文记录了Vivado®使用设计运行策略和单个实现命令进行放置和路由的实现功能。详细介绍了用于快速修改现有设计的增量编译流程，以及对信号路由路径进行精确控制的手动路由方法。
Xilinx XCLBIN 实用程序介绍
Xilinx 提供了一个基于命令行的自包含实用程序，称为 xclbinutil。 您可以将其用于 Xilinx 加速器二进制容器文件（.XCLBIN）。本视频将带您了解使用 xbutil 检查、报告并修改 xclbin 内容的基本步骤。
Vitis AI修炼秘籍（4）——DPU IP的系统集成
Xilinx提供了一些基础的开发板平台内嵌在Vitis IDE中，用户可以直接从这些platform创建应用程序。但如果是自定义的板卡或者想要部署更多加速器IP、配置不同的性能，我们就需要创建完全自定义的硬件平台。本文介绍创建Vitis AI硬件平台的基本步骤。
2021 FPGA创新赛线上Xilinx专题技术培训
本次系列培训将面向2021年FPGA创新赛师生参赛团队与广大Xilinx FPGA用户。藉此培训让大家了解基于Xilinx FPGA设计流程，包括基础逻辑设计与调试、嵌入式系统设计、PYNQ框架介绍与DPU的使用等。涵盖范围将适配逻辑设计、嵌入式设计、数据科学设计的不同应用需求。
Xilinx Adapt 2021虚拟技术大会有何看点？
产品是企业意志的直接体现，Xilinx先后推出可为FPGA、SoC 和 Versal ACAP开发嵌入式软件和加速应用的Vitis统一开发平台，面向AI时代的Alveo加速器、Kria机器人自适应解决方案，已为包括微软Azure Synapse在内的诸多项目提供创新支持，Xilinx深深影响着数据中心、医疗、机器人等产业。
Vitis AI修炼秘籍（3）—— 开发板测试与Linux系统构建
经过前面的实验，我们已经基本摸清楚了Vitis IDE & Vivado的使用方法。在开始构建DPU与深度学习软件栈之前，我们先对我们拿到的开发板做个体检(硬件全面测试)，由于大部分深度学习软件框架都是运行在Linux, android或IOS等嵌入式系统上，因此测试完硬件后还需要搭建一个Linux系统以供后续开发使用。
Versal ACAP VCK190基础目标参考设计
体现 Versal 器件价值主张的参考设计。平台设计包括针对不同市场的视频、机器学习和基于 100G 以太网的 IP。用户可以按原样使用这些设计，也可以根据应用需求对其进行修改。
