Xilinx 自适应计算挑战赛报名持续进行中，借用硬件板卡的流程到8.14日就要结束了~为了让大家更好地学习并掌握Vitis/Vitis A统一软件平台，Xilinx Vitis深入教程首次发布！

对于 AI 推断，在提供与浮点媲美的精度的同时，int8 的性能优于浮点。然而在资源有限的前提下，int8 不能满足性能要求，int4 优化是解决之道。通过 int4 优化，与现有的 int8 解决方案相比，赛灵思在实际硬件上可实现高达 77% 的性能提升。

近日，佰才邦（Baicells）联合赛灵思（Xilinx）、QCT、Keysight等合作伙伴，在O-RAN联盟网站上推出并展示了两款基于O-RAN架构的5G SA 端到端（ E2E ）室内解决方案。此两款基于赛灵思高性能自适应处理器平台方案的面世，将加速通信网络架构开放化和智能化的进程。

在前面的章节中，我们用了很多Tcl的指令，但有些指令并没有把所有的参数多列出来解释，这一节，我们就把约束中的Tcl指令详细讲一下。

本次网络研讨会将深入探讨 Vitis AI 的关键组件，并向您展示如何在 Xilinx 硬件平台上实现灵活应变且高效的 AI 推断。

本章将着重讲述PCIe的MSI和MSI-X中断机制，在FPGA应用中主要通过XDMA中断与上位机进行通信。

文档Using Cryptography in Zynq UltraScale MPSoC提供了在Linux用户态使用MPSoC AES 加速器的例子。如果要使用Device key或者PUF key，需要使用Xilinx Linux 2020.1。Xilinx Linux 2020.1增加了选择密钥类型的功能。

该演示使用全新 ZCU208 评估板进行最新一代的 RFSoC 评估。

本项目主要设计了一个手写体数学公式的计算器，其主要功能包括：首先从USB摄像头或者SD卡上存储的图片数据获取图像的输入，随后在Arm核上将其转变为单通道灰度图像，然后根据像素阈值确定图像内可能存在数字或者数学符号的区域，并将该区域的像素点提取出来

 FPGA工程师们应该都会吐槽Verilog的语法，相当的不友好，尤其是对于有很多接口的模块，像AXI4/AXI-Lite这种常用的总线接口，动不动就好几十根线，写起来是相当费劲。当然现在Xilinx推荐使用纯bd文件的方式来设计FPGA，这样HDL代码就会少了很多