Vivado及Zynq使用经验
1.添加debug核的合理方法是在源代码中添加(*mark_debug="true"*),综合后，打开综合结果，set debug内这些标记的信号全部在网标内，不会被优化掉。如果不在代码里加这些标记，直接在综合结果里添加net，很多感兴趣的信号会被优化掉，且残缺不全。
2.若果debug核使用的时钟是zynq ps端输出的时钟，那么烧录完bit文件后，是不会自动弹出debug界面的，需要在软件工程里，debug软件工程，让cpu跑起来，产生时钟信号，再回vivado内refresh device，即可弹出debug界面。
3.自定义IP内代码被改动后，Block Design内会提醒刷新IP路径，然后在窗口下方勾选改动的IP，点击UPDATE IP按钮，即可更新IP核。
【视频】Python 让电子驱动器更智能化
电子驱动器在工业物联网/工业4.0 时代已经与以往时期不同了，它们被寄望于能担负更多的功能，而不仅仅只是用于控制马达。那么对于新的工业时代下，电子驱动器将能担负什么样的功能？以及如何去实现他们呢？欢迎您观看以下快速上手视频，了解赛灵思是如何使用 Python 使得电子驱动器更加智能、更具自适应性，从而满足新工业时代的需求。视频还演示了如何使用该工具包。
FPGA学习-Xilinx FPGA架构介绍
<font color="#FF8000">作者：Kevin Zhang</font>
在学习FPGA一段时间之后，昨天和师兄交流面试题，题目中问CLB、LUT的概念，我都是不知道这是什么？经过学习，总结如下内容：
【视频】SK电讯部署赛灵思FPGA用于AI加速
SKT 的自动语音识别 (ASR) 系统采用赛灵思® Kintex® UltraScale™ FPGA为其声控助手 NUGU 加速。与使用 GPU 相比，SKT 的自动语音识别应用性能提高了 5 倍，单位功耗性能也提高了 16 倍。
SK电讯部署赛灵思FPGA用于AI加速，超越GPU实现5倍性能 或16倍功耗性能比
赛灵思公司（Xilinx, Inc.，(NASDAQ:XLNX) ) 与 SK 电讯 (SKT) 今天共同宣布：SKT 已在其数据中心中部署赛灵思 FPGA，为其人工智能 (AI) 加速。SKT 的自动语音识别 (ASR) 系统采用赛灵思® Kintex® UltraScale™ FPGA为其声控助手 NUGU 加速。与使用 GPU 相比，SKT 的自动语音识别应用性能提高了 5 倍，单位功耗性能也提高了 16 倍。该举措标志着 FPGA 加速器在韩国大型数据中心 AI 领域的首次商业应用。
XDF 演讲征集倒计时！！
最后一天！最后一天！！
1,500+ 创新创业开发者云集的盛会，期待聆听来自您的分享！
<center><img src="http://xilinx.eetrend.com/files-eetrend-xilinx/news/201808/13282-38771-…; alt=""></center>
Vivado报告指定路径时序
Vivado运行Report Timing Summary时，只显示各个子项目最差的十条路径，很可能并不包含你最关心的路近，这个时候显示指定路径的时序报告就显得很重要了，下面就简单介绍一下Vivado下显示指定路径时序报告的流程。
汽车雷达传感器和拥挤不堪的无线电频谱： 城市电子战场？
<font color="#FF8000">作者：Sefa Tanis</font>
随着汽车雷达越来越普及，城市环境中拥挤不堪的射频频谱将变成一个电子战场。雷达将面临无意或有意干扰的组合式攻击，设计人员必须像在电子战(EW)中一样实施反干扰技术。
汽车雷达通常会遭受拒绝式或欺骗式干扰。拒绝式干扰会致盲受害车辆雷达。这种技术会降低信噪比，导致目标检测的概率降低。另一方面，欺骗式干扰会让受害车辆雷达"认为"存在虚假目标。受害车辆雷达失去追踪真实目标的能力，故而受害车辆的行为受到严重影响。
这些干扰可能源于汽车雷达之间的相互干扰，或者是使用廉价硬件简单地将强连续波(CW)信号指向受害车辆雷达而故意发生的攻击。
![http://xilinx.eetrend.com/files-eetrend-xilinx/news/201808/13282-38771-…](http://xilinx.eetrend.com/files-eetrend-xilinx/news/201808/13282-38771-daojishi.jpg"){kind=link}