Vivado综合工具支持直接在RTL文件或XDC文件中设置综合属性。如果Vivado识别出设置的属性，会创建与之相关的逻辑电路；如果不能识别设置的属性，会将该属性和值存放在生成的网表中。因为某些属性，比如LOC约束适用于布线过程，因此必须保留该属性配置情况

数据中心 AI 加速 — Xilinx ML 套件

赛灵思公司宣布已将完整的 HDMI 2.1 IP 子系统引入其知识产权核（IP核）产品组合中，使得各种搭载赛灵思器件的专业音视频设备能够发送、接收和处理高达 8K（7680x4320 像素）的超高清 (UHD) 视频

在HLS中使用帧间差分法生成了IP核，这里讲述如何在vivado中调用IP core

在这篇文章，我们要讲的则是如何透过 AXI_GPIO 来处理 输入 的控制，并让 Cortex-R5 根据不同的输入，在 ps_uart1 输出不同的讯息，以及控制不同的 LED 亮暗。

本文档提供了 Xilinx Alveo 数据中心加速器卡的软硬件安装全流程指南。 Avelo 卡符合 PCIe Gen3 x16 规范并采用赛灵思 UltraScale+ 架构，完美适用于加速计算密集型应用，比如数据库加速、机器学习、数据分析以及视频处理等。

Falcon Computing 公司在 XDF 硅谷推出混合云 GATK 管道的 FPGA 加速
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=5859431062001' allowfullscreen frameborder=0 width="600" height="400"></iframe>

当Zynq外挂NAND Flash的时候，如何对MTD进行管理，尤其是坏块管理就变得很重要，最常用的当然是应用于Flash的日志型管理系统:传统的JFFS2及其升级版:UBIFS

采用 FPGA 实现深绿 MPP：一个超动力 Greenplum 数据仓库解决方案

此文章是我在生成IP Core以后，进行网络搭建时出现的License问题的解决方案，在这里跟大家分享一下，希望对大家又所帮助。