背景：ZynqNet能在xilinx的FPGA上实现deep compression。
目的：读懂zynqNet的代码和论文。
<strong>一、网络所需的运算与存储</strong>
1.1 运算操作:
<li>macc：multiply-accumulation，</li>
<li>comp：comparison</li>
<li>add: addition/substraction</li>
<li>div: division</li>
<li>exp: expontential</li>
戴姆勒的 Thomas Kaelberer 介绍了 MBUX 车内助手 （MBUX Interior Assistant），这是新款梅赛德斯 GLE 运动型多用途车中首款人工智能解决方案。Xilinx 平台的选择是因为其可针对车辆顶部热约束计算子系统位置提供最佳性能功耗比和最低时延
在介绍Gateway In block时谈到了System Generator中的数据类型，及不同的量化和溢出方式。本文将以两个简单的设计实例，更直观地说明不同的量化和溢出方式有什么区别。
<strong>VGA硬件接口</strong>
到zedboard官方给出的原理图中查看：
<center><img src="http://xilinx.eetrend.com/files/2019-01/%E5%8D%9A%E5%AE%A2/100017393-58…; alt=""></center>
DeePhi 在 Xilinx FPGA 上使用 DeePhi 技术演示 SSD算法
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=5839362509001' allowfullscreen frameborder=0 width="600" height="400"></iframe>
在网上看了很多的介绍，基本都是一样的，但是根据这些博客，自己验证了下发现结果和matlab中不一样。
1.配置IP核
用vivado17.2 IP版本为9.0，配置首先配置最大长度为64，时钟为100MHz，将长度可以改变选中，如下图所示：
<center><img src="http://xilinx.eetrend.com/files/2019-01/%E5%8D%9A%E5%AE%A2/100017412-58…; alt=""></center>
据外媒报道，近期芯片公司发布的财报大多表现暗淡，而FPGA芯片巨头Xilinx成为了行业的亮点：5G网络的早期建设推动了该公司营收增长，时间上早于分析师预期，而势头上也要好于预期。5G网络的速度是现有网络的100倍，预计将为设备和芯片厂商带来数十亿美元的收入。
如果你已经有了一个设计并且想将这个设计移植到另一款目标器件上，这篇文章将帮助你确定这种转换所应遵循的步骤。这篇文章不会涉及与原设计完全不同的转换方式，从底层组件来看并非完全不同的。对于这种转换你应该遵循特定的转换指南，比如UltraScale系列转换为Versal系列器件，这篇文章的主题就是这种转换的方法，转换的方式通常是相似的。
![http://xilinx.eetrend.com/files/2019-01/%E5%8D%9A%E5%AE%A2/100017393-58…](http://xilinx.eetrend.com/files/2019-01/%E5%8D%9A%E5%AE%A2/100017393-58633-1.png"){kind=link}
![http://xilinx.eetrend.com/files/2019-01/%E5%8D%9A%E5%AE%A2/100017412-58…](http://xilinx.eetrend.com/files/2019-01/%E5%8D%9A%E5%AE%A2/100017412-58734-1.png"){kind=link}