仿真

有很多客户在比较 FFT C-Model 仿真和 FFTIP 前仿遇到问题。今天赛灵思技术专家对此提出三种原因和解决办法。

本文介绍了一种采用芯和半导体的 Metis 工具实现封装与 RDL 层快速建模与联合仿真 的方法。首先介绍了如何快速使用.mcm 文件与 GDS 文件建立模型。其次介绍如何利用软件 将其联合进行仿真，并与 HFSS 仿真结果进行了对比。一键式的建模极大地简化了操作流程， 且仿真结果跟 HFSS 吻合较好。

本文介绍了采用芯和半导体的 EDA 仿真工具 Hermes SI 和 ChannelExpert 进行芯片、 封装和 PCB 联合仿真的方法和操作流程，为快速实现芯片、封装和 PCB 联合仿真提供一种 新的解决方案，以满足高速全链路仿真需求。

本例采用Xpeedic芯和半导体Hermes SI工具对SiP基板进行仿真验证。针对SiP设计提供仿真的工具Hermes SI, 可以导入多种版图文件，包括brd，sip，mcm和ODB++等，如此丰富的文件转换接口使其兼容目前市场上绝大多数的Layout设计软件。

随着 SerDes 信道数据速率从 25Gbps 增加到 56Gbps 乃至 112Gbps，差分信号的 PN 偏斜要求 变得越来越严格。

Xpeedic IRIS Plus是一款射频/微波芯片、模块、封装和电路板的无源器件和互连结构的三维电磁场仿真工具。

用户在用第三方仿真器对Vivado设计做仿真的时候，面临的第一个任务就是做仿真库的编译。事实上，后续相当一部分碰到的问题都与仿真库编译相关。今天，我们就来梳理一下关于仿真库编译的方方面面。

在仿真验证中，SV语言不能很好的描述复杂的计算或者流程关系，使用软件语言（比如C）就比较方便。那么当我们使用C描述了这些关系后，如何在基于SV的仿真环境中使用呢？有两种方式，一种是将C编译为可执行文件，利用系统函数进行调用。另

本答复记录涵盖在 HyperLynx 中创建 IBIS-AMI 仿真测试平台的步骤。以 UltraScale+ GTY IBIS-AMI 模型为例。本教程使用 HyperLynx VX.2.4。

赛灵思 AXI Verification IP (AXI VIP) 是支持用户对 AXI4 和 AXI4-Lite 进行仿真的 IP。它还可作为 AXI Protocol Checker 来使用。此 IP 只是仿真 IP，将不进行综合（它将在 Pass-through 配置中被连线所替代）。