跳转到主要内容

手把手教你用Python实现Vivado和ModelSim仿真自动化

由 judy 提交于

芯片设计从RTL代码一直到最后流片的GDSII文件，都是文本文件，因此，掌握文本分析处理语言是集成电路设计的一项重要的基本功。本文是孙义雯同学采用Python语言实现的Vivado和Modelsim联合仿真的自动化脚本，已经在实际项目中经过较长时间的检验，今天开源出来，供大家学习，欢迎留言交流心得体会和改进建议

AXI 基础第 2 讲——使用 AXI Verification IP (AXI VIP) 对 AXI 接口进行仿真

judy /

赛灵思 AXI Verification IP (AXI VIP) 是支持用户对 AXI4 和 AXI4-Lite 进行仿真的 IP。它还可作为 AXI Protocol Checker 来使用。此 IP 只是仿真 IP，将不进行综合（它将在 Pass-through 配置中被连线所替代）。

连载二：串扰仿真

由 cathy 提交于

为了更好的理解和解释串扰的各种概念，今天尝试对串扰进行仿真，选择最简单易用的HyperLynx进行一系列的串扰仿真。

<strong>1、微带线串扰仿真</strong>

1）仿真模型

在HyperLynx中搭建如下电路，U1为驱动端，电路模型为CMOS, 3.3V, 上升沿驱动，U2为接收模式。

<center><img src="http://mouser.eetrend.com/files/2020-03/博客/100048239-92696-1.jpg&quot; alt=“” width="600"></center>

在HyperLynx中通过对叠层进行设置，设置传输线为微带线，传输线线宽为9 mil, 线间距为8 mil, 距离走线下方参考层的高度为5 mil, 相对介电常数为3.9，线长为68 inch, 传输延时为10 ns。

关于Vivado2017.4的IFFT的IP核仿真总结【转载】

由 匿名 (未验证) 提交于

要做无线通信，必定会接触到傅里叶变换，要做傅里叶变换肯定会接触到IFFT变换，它将傅里叶变换的乘法和加法次数极大的缩减，而且在xilinx的IP中有关于IFFT的核，直接调用它可以缩短开发流程。下面开始讲解vivado关于IFFT的IP核运用步骤：

Vivado使用技巧（18）——仿真功能概述

judy /

<strong>仿真功能概述</strong>

仿真FPGA开发中常用的功能，通过给设计注入激励和观察输出结果，验证设计的功能性。Vivado设计套件支持如下仿真工具：Vivado Simulator、Questa、ModelSim、IES、VCS、Rivera-PRO和Active-HDl。

Vivado的仿真流程如下图所示：
<center><img src="http://xilinx.eetrend.com/files-eetrend-xilinx/blog/201809/13700-39681-…; alt="" width="670"></center>

订阅 仿真