仿真 | 电子创新网

Vivado DDR4仿真

由 judy 提交于周一, 1 八月 2022 - 09:55

首先新建ddr的IP，具体每个参数的含义，可以参考之前写的《Virtex7 Microblaze下DDR3测试再右键》，打开IP的Example Design

PCIe 仿真需要Endpoint 模型和Root Port 模型协同工作。用户一般可以采用购买BFM/VIP 来模拟对端模型也可以自己设计对端模型

我想在HLS之外通过命令行使用工具生成的文件来重现C/RTL协同仿真的结果。我应该使用什么文件？我怎样才能调用仿真？

本文将指导用户，如何使用第二种方式产生的例子工程，添加自己的数据激励，用于完成自己所需要的仿真验证

老鸟的姿势学起来，用脚本进行modelsim仿真

由 judy 提交于周四, 17 二月 2022 - 09:50

老鸟的姿势学起来，用脚本进行modelsim仿真

Xilinx原语OSERDESE2的使用和仿真

由 judy 提交于周五, 14 一月 2022 - 09:09

Xilinx的原语OSERDESE2是一种专用的并-串转换器，每个OSERDESE2模块都包括一个专用串行化程序用于数据和3状态控制。数据和3状态序列化程序都可以工作在SDR和DDR模式。

Xilinx原语IBUFDS、OBUFDS的使用和仿真

由 judy 提交于周五, 7 一月 2022 - 09:44

IBUFDS、和OBUFDS都是差分信号缓冲器，用于不同电平接口之间的缓冲和转换。IBUFDS 用于差分输入，OBUFDS用于差分输出。

对于以智能手机为代表的移动终端设备来说，在由4G到5G的演进过程中，射频模块需要处理的频段数量和频率大幅增加，这些都会增加手机内部射频模块的复杂度。有没有什么办法可以快速评估射频通道的信号质量？如何调节各个射频器件或模组之间的匹配？有没有一种可靠的方法，能够在降低物料成本的同时提高调试效率，从而加快产品上市的进程？

订阅仿真

仿真

如何使用Xilinx的PCIE IP来产生读写请求

Vivado DDR4仿真

Versal PCIe Example Design 仿真技巧（1）

如何从HLS之外的命令行运行C/RTL协同仿真？

如何利用 ORAN IP 的例子工程做仿真

老鸟的姿势学起来，用脚本进行modelsim仿真

Xilinx原语OSERDESE2的使用和仿真

Xilinx原语IBUFDS、OBUFDS的使用和仿真

仿真看世界之SiC MOSFET单管的并联均流特性

【成功案例】手机终端射频系统仿真解决方案