威视锐科技

本次章节我们来实现FPGA端的IIC读时序的应答过程。接下来使用FPGA模拟EEPROM编写读应答的代码，回应的数据就为之前储存在ROM中的EDID数据。

上一章节创建hex文件写入EDID编码，接下来我们需要把ROM中的数据通过IIC协议传输到HDMI中

本章节来实现对DDR4使能ECC功能后对DDR4的读写操作。使用modelsim仿真DDR4的读写实验，使用IP核自带的example design进行仿真测试

本章节使用仿真工具观察ddr4多通道读写的具体流程，并验证结果。

在之前我们把dds产生的两个sin波形存储到了ddr4中，接下来需要使用ddr4的读指令将两种波形读取出来。之前写ddr4的功能由0通道和1通道来完成。这次使用通道2和通道3来完成ddr4的读功能。

在上一章节讲述了使用两个dds产生不同频率的sin波形，通道0为2MHz,通道1为5MHz，截取一部分dds产生的sin波形，并写入到ddr4中。本章节使用仿真来查看波形，更直观的观察并了解两个通道存储波形的过程。

在本章节，我们使用两个通道同时储存两种波形，由于每次突发只能传输256个数据，那么每个通道传输10次写突发，共2560*2个数据，这样将这5120个数据存储进DDR4中。

上一节我们使用dds生成了两个通道的波形数据，在这一节中，我们需要将dds生成的波形数据存储到ddr4中，在存储过程中，每次突发只能最多传输256个数据，并且如果使用dds产生双通到数据

在之前已经使用interconnect IP 实现了DDR4的多通道读写功能，接下来为了更能接近实用性和更直观的展现多通道读写的功能，使用DDS IP 核生成两组正弦波信号