边缘计算的快速发展使得计算能力快速向边缘迁移，AI也逐步从中心节点向更贴近数据源和业务现场的边缘侧拓展，边缘与云的关系已经呈现出既有分工又彼此合作的局面。在边缘侧，边缘智能与边缘计算和人工智能相结合，能有效地执行实时、小数据的处理，开展AI模型的推理，并将结果回传至云端，这种云—边—端协同的边缘智能架构，解决了目前AI应用中存在的海量数据处理、实时响应以及数据安全等问题，为AI在更多行业的应用奠定了基础。

<strong>1、边缘智能：拓展AI新边界</strong>

IDC预测，到2025年，将有414亿台物联网设备，期间将产生73147EB数据，其中约四分之一是实时生成的。要想完全在云端对这些数据进行处理和AI分析，很可能超过系统和通信链路的处理极限，再加上网络带宽、数据安全等限制，要实现AI向多行业的渗透，还存在着诸多挑战。
随着人工智能向边缘侧的转移，AI行业应用得到了极大扩展。根据德勤的分析，现在的AI计算已经在制造业、政府、零售、电信、医疗等不同应用场景下获得应用。很显然，边缘智能在拓展AI边界过程中发挥了重要作用，它能显著提升AI针对现场多样化业务场景的适应性，从而更好地支撑业务运营，为客户创造更多的价值。

近日，省发改委、省科技厅、省工信厅正式发布《广东省培育半导体及集成电路战略性新兴产业集群行动计划(2021-2025年)》(以下简称《计划》)，针对外来封锁及内部不足，全链条布局半导体及集成电路产业，提出到2025年产业规模要突破4000亿元，把珠三角地区建设成为具有国际影响力的半导体及集成电路产业集聚区。

2018 年中国物联网连接量约 30 亿，2019 年约 45.7 亿，年复合增长率高达 67%。到2025 年这一数字将达 199 亿，未来数百亿的设备并发联网产生的交互需求、数据分析需求将促使 IoT 与 AI 的更深融合。物联网芯片发展最大的痛点是什么？2G/3G 退网后，哪种物联网连接技术将迎来大规模发展空间？如何在保证安全的前提下，让边缘和终端设备实现分布式计算？

转眼间，松山湖中国 IC 创新高峰论坛已经是第十届了。最早，这一会议是芯原微电子这家芯片定制和 IP 授权服务公司基于业务生态服务需求而组织发起，结合当时东莞产业转型需求的契机而举办。起初，在国内大大小小的产业会议中，这个会议并不特别引人注目，但随着汇顶科技、兆易创新、全志科技、瑞芯微等一大批优秀的本土 IC 公司和他们的创新产品在这个会议上的亮相和首秀，并陆续上市成为行业板块的领头羊，如今，松山湖中国 IC 创新高峰论坛已经成为产业和资本关注的中国 IC 设计产业的风向标之一。

智能芯片是面向人工智能领域而专门设计的芯片，其架构和指令集针对人工智能领域中的各类算法和应用作了专门优化，可高效支持视觉、语音、自然语言处理和传统机器学习等智能处理任务。采用专门为人工智能领域设计的处理器支撑人工智能应用是行业发展的必然趋势。

人工智能的各类应用场景，从云端溢出到边缘端，或下沉到终端，都离不开智能芯片对于“训练”与“推理”任务的高效支撑。企业的多样化布局与竞争将促使整个人工智能芯片行业在未来几年实现高速发展。根据Tractica的研究报告显示，2019年全球人工智能芯片的市场规模为110亿美元。中商产业研究院预测，2025年全球人工智能芯片市场规模达724亿美元。

电子系统的心脏是时钟链路。时钟的原理和基础是锁相环和 DDS。时钟通过频率合成，提供所需要的频率、电平驱动、时钟同步等功能。相位噪声和抖动特性是时钟输出信号最重要和最基本的参数。锁相环的各个组成部分，包括参考源、参考分频、鉴相器、环路滤波器、压控振荡器等都对最终 PLL 的输出贡献噪声。

<strong>那么问题来了，使用时钟芯片时，你都遇到过哪些让人抓狂的问题呢？</strong>

今天为大家分享的附件是由ADI工程师内容整里的【时钟芯片常见问题解答】，以下问题，只是附件中众多问题的一小小部分哦。建议下载附件，完整的进行学习。

●为什么 输出有参考杂散 ？
●为什么输出信号的相位噪声形状因为 PLL 的设置改变?
●如何优化 PLL 的环路可得到最好的相位噪声或抖动性能？
●模拟锁相环 环路不锁定，如何调试？
●PLL 的锁定时间与哪些参数有关？
●PLL 在常温下可以锁定，但是在高温或低温下失锁？
●在参考源噪声较好时，为什么鉴相频率越高，相位噪声性能越？
●外部 VCO 所需要的调谐电压大于电荷泵的供电电压怎么办 ？
●……

常见的MSC-51单片机中一般采用双列直插（DIP）封装，共40个引脚。

图为引脚排列图。其中的40个引脚大致可以分为四类：电源、时钟、控制和I/O引脚。

<center><img src="http://mouser.eetrend.com/files/2018-01/wen_zhang_/100010089-34620-p1.j…; alt=“” ></center>

<strong>一：电源</strong>

VCC：芯片电源，一般为+5V。

VSS：接地端。

<strong>二：时钟</strong>

XTAL1和XTAL2：晶体振荡电路反相输入端和输出端。

当使用内部振荡电路时，需要外接晶振，常见的有4M、6M、11.0592M、12M等。

当使用外部振荡输入时XTAL1接地，XTAL2接外部振荡脉冲输入。

1. 当前CPU上的晶体管已经远远不是千万级别的概念，而是数个billion。

2. 目前最先进的制程工艺是Intel 刚刚公布的14nm工艺，Fin Pitch小于 50nm，可以说是技术上的一个飞跃了。关于所谓的14nm，实际只能初略的反映工艺的一个技术节点，真正的沟道长度要比14nm要长一些。

3. 关于14nm之后的技术，目前理论预测的极限大概在3nm左右。出去开会的时候和一些工业界的大牛们有过一些学习，据说目前10nm已经完成了大规模生产最初阶段的论证，而7nm也基本完成了实验室阶段的研发。感觉5nm，甚至是3nm只是时间上的问题。

4. 关于CPU的生产流程，实际只包含Intel的工艺是不完整的。目前技术上有两大阵营，一者是Intel为首的Bulk Si FinFET 技术，一者是IBM为首的 SOI Si 技术，两者技术各有利弊。

5. 关于那么多晶体管是怎么弄上去的，实际最本质的还是光刻技术 Photolithography,随着特征尺寸的缩小，光刻的重要性已经上升到无法上升的地步了，以至于出现了EUV Extreme ultraviolet lithography 和Multiple patterning Multiple patterning 等诸多逆天的技术，光这些技术都可以说上很多文字了。

研究机构IC Insights周二公布2016全球前二十大芯片厂预估营收排名，其中美国有八家半导体厂入榜，日本、欧洲与台湾各有三家，韩国则有两家挤进榜。联发科跟随OPPO、vivo等手机厂商快速成长，今年营收估计将达 86.1 亿美元，年成长 29%。若除去三大纯晶圆代工厂，中国最大的半导体公司华为海思将以37.62亿美元的营收排名第19。

<center><img src="http://mouser.eetrend.com/files/2017-04/wen_zhang_/100005684-17759-2.jp…; alt=""></center>
　　
英特尔今年预估营收将来到563.13亿美元，较去年成长8%，依旧稳居半导体业龙头。排名第二的三星，营收预估成长4%至435.35亿美元，与英特尔的差距拉大至29.4%。晶圆代工厂台积电预估营收将成长11%，成为293.24亿美元，居第三名，成长幅度为前五大厂之首。