FPGA加速

Bigstream Hyper 加速层可为大数据平台用户实现加速过程自动化。它由通过原生 C++ 实现的软件加速编译技术和 FPGA 加速模板组成。

通过使用以200 MHz运行的8个并行浮点加速器，展示小型ZU3EG SoC的科学计算能力。

2019年4月，在春风飘荡的美丽青岛，人工智能行业大咖再次聚首：这里有权威声音、前瞻思维；这里汇聚了一线人工智能公司高管、新兴独角兽、新锐企业家、尖端科学家、跨界投资人；更有来自赛灵思、百度、华为、海信、海思、滴滴、科大讯飞等近百余家公司的企业家、科学家齐聚一堂，围绕人工智能新机遇、新挑战进行思想碰撞、尖峰论“智”

Xilinx 资深 AI 方案技术专家张帆在赛灵思技术日上分享《用赛灵思 FPGA 加速机器学习推断》

Xilinx 大中华区业务拓展总监朱勇在Xilinx技术日上分享《无与伦比的并行处理—FPGA加速度基石》

Falcon Computing 公司在 XDF 硅谷推出混合云 GATK 管道的 FPGA 加速
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=5859431062001' allowfullscreen frameborder=0 width="600" height="400"></iframe>

AI 对 AI：在 FPGA 中为数据中心及端点自动生成深度神经网络加速器

FPGA编译与加速的未来

基于 FPGA 的加速原理

相信您一定听说过基于FPGA的计算加速突然成为一个热门话题。你可能还听说过英特尔在几年前收购Altera超过160亿美元的消息。FPGA技术已逐渐的一个杀手应用程序。如今，随着摩尔定律的逐渐减缓。工程师寻找替代方法以更快的速度和更低的功耗处理更多数据，数据中心的控制正在酝酿着巨大的争夺战。

FPGA是加速许多类型计算工作负载的出色平台，特别是那些数据通路适用于大规模并行运算的工作负载。FPGA可以通过在硬件中实现重要的计算密集算法块来减少传统处理器，从而大幅减少延迟和（通常更重要的）功耗。

基于FPGA的加速的一大缺点是编程模型。为了从具有FPGA和传统处理器协同工作的异构计算系统中获得最佳性能，您需要一种方法来分解问题，将传统代码转换为适当的FPGA架构，并在精心设计的硬件配置中实现整体功能。除其他外，这需要FPGA设计方面的大量专业知识，以及将数据输入和输出这些FPGA加速器的总体策略，以及完成任务的存储器和存储架构。做到这一点并不是一件容易的事，并且有很多方法可以在整个过程中出错并最终从您的FPGA投资中获得很少的收益。