2026年6月1日，系统级验证EDA解决方案提供商芯华章科技与广东跃昉科技有限公司（以下简称 “跃昉科技”）宣布，基于芯华章P2E双模验证平台Emulator模式的FullVision全波形可见功能与bug稳定复现能力，助力跃昉科技快速定位并解决RISC-V芯片核心设计问题，验证效率明显提升。
此次合作的成功，不仅为跃昉科技高性能RISC-V芯片的研发进程提供了关键支撑，更印证了国产EDA工具在破解行业共性验证难题上的硬实力。
<strong>行业共性挑战：RISC-V验证的波形抓取与问题复现困境</strong>
随着RISC-V架构在高性能计算、AI等领域的应用拓展，验证效率与调试精度将成为决定产品竞争力的核心因素，客户芯片设计规模的大而复杂，代表许多bug会在系统级设计上出现，其中，波形抓取局限与问题复现不稳定，已成为行业共性挑战。
一方面，为提升验证效率，企业普遍采用FPGA原型平台开展长时间的OS启动与性能测试，但FPGA原型平台的波形抓取能力存在天然短板——单次仅能抓取数千bit信号，且每次调整抓取信号都需经历8-12小时的FPGA P&R编译流程，大幅延长问题定位周期。