本快捷参考指南用于根据《适用于 FPGA 和 SoC 的 UltraFast 设计方法指南》(UG949) 中的建议快速完成时序收敛

AMD 将携手合作伙伴向您展示基于 AMD EPYC™ 处理器，以及 AMD 自适应 FPGA/SoC 器件的无线通信方案

这款硬币大小的新型SoM采用AMD Zynq UltraScale+MPSoC，具有超紧凑嵌入式智能和便携性，可加速工业、医疗保健和安全领域紧凑型便携低功耗应用的开发。

本文介绍一种通过petalinux制作的根文件系统，在Windows平台下建立交叉编译环境的方法。

序列检测器指的就是将一个指定的序列（以‘10010’为例）从数字码流中识别出来，是一个经典的数字电路实例

本文描述了一种简单高效配置FPGA的方法，该方法利用微处理器从串行外围接口（SPI）闪存配置FPGA设备。这种方法减少了硬件组件、板空间和成本。

我们以一个简单的加法器为例，来看下如何用vcs+verdi仿真Verilog文件并查看波形。

Titanium FPGA 采用先进的 16 纳米工艺节点制造，通过低功耗和高计算能力提供性能和效率，封装尺寸从 35,000 到 1 万个逻辑元件不等。

在介绍双缓冲器之前，我们将简要探讨Verilog 脉宽调制器 (PWM) 的工作原理。这一点很重要，因为双缓冲区最好被看作是硬件模块 (如 PWM) 的可寻址接口。

本文我们介绍UART通信协议、传输时序及如何利用HDL编程实现FPGA与PC通信。

在当今数据驱动的世界中，人工智能（AI）、机器学习（ML）和数字孪生技术正在深刻改变行业、流程和企业运营环境

本电子书主要侧重于为读者介绍成本优化型 FPGA 和自适应 SoC 技术，说明这些技术如何在不降低性能或效率的前提下，为硬件设计提供软件编程能力带来的灵活性优势。

在介绍skid buffer之前，我们先来假设这样一种情况，在一个多级流水模型之中，比如最为经典的顺序五级流水的处理器模型中

FPGA约束文件是FPGA设计中不可或缺的一部分，它们用于指导综合和布局布线工具如何处理设计。

全新AMD Alveo V80运算加速卡锁定高效能运算与运算密集型工作负载，配备高达2倍的HBM带宽提升

菲数科技使用Stratix® 10 FPGA和开源的开放式FPGA堆栈(OFS)基础设施开发高性能FPGA加速卡。

本文将从硬件设计和驱动使用两个方面介绍基于CPM5 QDMA 的 Versal Tandem设计和 启动流程。

在电路设计中，相信大家总见到上拉电阻和下拉电阻这两个名字，但是不知道各位对他们有没有详细的了解，咱们今天就来聊聊上拉、下拉电阻那点事

CXL 已被超大规模数据中心经理视为解决“搁浅内存”（Stranded Memory）问题的一种手段。如果您不知道什么是搁浅内存，那么这篇文章旨在帮助您理解。

Alveo V80 的逻辑密度至高翻倍、存储器带宽至高翻倍且网络带宽可高至 4 倍，可以实现强大的计算集群，同时还能优化卡、服务器数量以及机架空间。