本文介绍了一种安全无线通信系统，该系统可在电磁噪声和干扰的影响下进行自动信道扫描和信道同步，以创建新的通信信道

做单片机开发的工程师，一般都会接触FPGA。有读者大概问了这样的问题：FPGA能做什么？比单片机厉害吗？

德国莱茵TÜV集团为广东高云半导体科技股份有限公司颁发ISO 26262 & IEC 61508功能安全双标准的产品认证证书

Kosmo-2 开发平台核心板采用双核 ARM Cortex-A53 架构，默认主频高达 1GHz，具备卓越的处理能力。其核心板实现 100% 国产化

本文主要阐述对其内嵌CM3核用低价格下载器SWD 进行独立下载，进而达到独立Debug的目的。

DDR4 SDRAM因其高速、大容量的特点，在FPGA设计中扮演着越来越重要的角色。本文将详细介绍DDR4 MIG IP核及其配置过程。

本文介绍如何在FPGA中实现按键消抖处理。

这篇解决方案简介介绍了Napatech的集成式软硬件解决方案如何将存储工作负载从主机CPU卸载到IPU，同时在应用级别保持完整的软件兼容性。

联合开发或者跑多策略工程的时候，一般都使用多核的服务器进行FPGA设计。这个时候如果板卡在本地电脑上应该怎么进行调试呢？

Altera持续拓展的产品阵容和路线图不仅能满足云、网络和边缘FPGA市场不断增长的需求，还可以增强表现出色的Quartus Prime软件和易于集成的AI功能

EPYC 97X4处理器拥有系统级线程密度，可满足云原生工作负载增长和基础设施整合所需的可扩展性能要求，并广泛兼容 x86 软件，支持快速、无缝部署的完整服务生态系统

莱迪思半导体今日宣布其莱迪思Avant™ FPGA平台荣获2024年SEAL奖。

此教程介绍一种通过双通道DMA，采用PingPong传输的方式，以提高实时数据的处理能力，减小对硬件资源的依赖。

通过阅读本文，可以快速掌握Modelsim的常用调试操作。

本文可让开发者们看懂 AMD Vivado™ Design Tool 2023.2 中的“AMD Versal™ Adaptive SoC CPM PCIE PIO EP 设计”CED 示例。

本文对Vivado编译时常见的错误或者关键警告做一些梳理汇总，便于日后归纳总结。

AMD 提供了支持不同速度的多种以太网 IP。此外，还提供了设计示例供用户用作参考。请参阅以下以太网设计示例列表。

AXI4协议广泛应用于FPGA和ASIC设计中，特别是在需要高速数据传输和复杂系统架构的场合，比如DDR、PCIE、音视频处理IP等等，对于FPGA开发者需要熟练掌握这套协议。

本参考设计基于ZYNQ开发板， 使用VDMA做原始图像采集系统，在petalinux下做服务器，通过Socket发送图像至Windows或者Linux上位机。

劳特巴赫的 PowerDebug 模块设计选用了 AMD Zynq™ UltraScale+™ MPSoC。该器件以优化的异构处理引擎组合形式提供了出色的处理、I/O 和内存带宽