客户收到新买的ZCU106,运行Xilinx的linux正常。使用的Xilinx SDK 2018.3调试自己创建的helloworld时却出现异常,程序跑飞。在Vitis 2020.1下创建的helloworld后,使用psu_init初始化,也出现程序跑飞的情况。
Xilinx 和 Hewlett Packard Enterprise(HPE)建立了最终用户解决方案,该解决方案使用 HPE ProLiant DL385 Gen10 Plus 服务器和第二代 AMD EPYC 处理器实现革命性的性能。
日常拍照时,我们有时会遇到拍出来的照片失焦的情况。如果拍下的瞬间比较难得,这样的情况就更加可惜了。但是,利用FPGA进行编程,这些照片可能还能”拯救一下“!今天,小编为大家带来暑期学校优秀项目之失焦图像去模糊系统的分享。
上面介绍了AMBA总线中的两种,下面看下我们的主角—AXI,在ZYNQ中有支持三种AXI总线,拥有三种AXI接口,当然用的都是AXI协议。其中三种AXI总线分别为:
Xilinx VCU129评估套件设计用于Virtex UltraScale+™ XCVU29P-L2FSGA2577EES9818 FPGA,能够评估和开发56G PAM4应用。该评估套件设有多个常见的高速互连、板载存储器以及PCIe Gen 3接口。
Xilinx Zynq® UltraScale+™ MPSoC 技术助力斯巴鲁基于视觉的高级驾驶辅助系统(ADAS)新一代 EyeSight。集成在全新斯巴鲁 Levorg 车型的新版 EyeSight 系统,将为其提供包括自适应巡航控制、行车道保持辅助和预碰撞制动等先进特性,将一流的安全技术交付至消费者手中。
Rapanda 提供了在 FPGA 上运行的内联端到端流管道。Rapanda 为即将到来的 Event Tsunami 提供大数据流处理和机器学习的加速。
由于高能粒子的撞击,器件的存储单元内容有可能受到干扰,甚至出现翻转。这种单个存储单元的翻转现象(原有内容为0的变成1;或者原有为1的变成了0)就称为SEU (Single Event Upset)。下面我们就基于KCU116开发板,介绍一下如何在设计中加入一个最基本功能的SEM IP,从而开启芯片的SEU检测功能。
作为业界公认的人工智能风向标,Gartner每年发布的AI技术成熟度曲线一直备受关注。该曲线可以为CIO、AI领导者以及数据和分析领导者提供AI新兴技术蓝图及行动参考。近日,Gartner 2020AI技术成熟度曲线出炉,并提出AI领域两大主导趋势
在基于IP复用的SoC设计中,片上总线设计是最关键的问题。为此,业界出现了很多片上总线标准。其中,由ARM公司推出的AMBA片上总线受到了广大IP开发商和SoC系统集成者的青睐,已成为一种流行的工业标准片上结构。AMBA规范主要包括了AHB(Advanced High performance Bus)系统总线和APB(Advanced Peripheral Bus)外围总线。
在本文中,我们将讲解如何在 Vivado® Design Suite 中完成平台准备工作,以便将其用作为 Vitis 中的加速平台。
本文描述了用于实现赛灵思 FPGA 器件资源的有效利用以及在 Vivado® Design Suite 中加速设计实现和时序收敛的推荐设计方法论。提供推荐方法背后的原理,以支持用户制定出明智的设计决策。
8月27日,我们与风河公司共同举办的“软件定义汽车(SDV):实时操作系统赋能自动驾驶”研讨会受到了大家的广泛关注。会上有观众提出了许多极具建设性的问题,小编在这里贴心地为大家总结了会上的提问,并给予了专业答复
8月20日,斯巴鲁全新一代 LEVORG 在日本正式开启预订。新车配有最新一代的 EyeSight 主动安全系统套装,车身遍布的360°全景摄像机,配合赛灵思 SoC(System on Chip,片上系统)的强大运算能力,可让车辆实现大范围的碰撞预防能力,新系统与高清地图配合,车辆还能够在临近弯道时协助驾驶者提前进行减速,特定条件下还可实现双手脱离方向盘的辅助自动驾驶。
了解嵌入式软件(如 Linux、Xen Hypervisor 和免费实时操作系统)与构建工具(如 Yocto 和 PetaLinux)在 2020.1 发布周期中的新特性。 该视频将详细介绍在该发布周期中所有的新增功能与修改内容。
1. 作者
付汉杰 hankf@xilinx.com
2. 测试环境
ZCU106 Rev 1.0
Vivado 2020.1
PetaLinux 2020.1
VCU TRD 2020.1
3. Mixer的硬件设置
将VCU TRD 2020.1 的Vivado工程中的Mixer的Layer 8按如下修改。
Video format修改为BGRA8
勾选 Enable Global Alpha
编译整个工程, 得到bit文件,导出含有bit的xsa文件。
4. PetaLinux 工程
对 Vivado 和它的前一代设计套件,ISE 做一个组件功能上的平行比较和总结是很有用的。其目的是让那些具有在 ISE 下工作经验 (但是不具有 Vivado 下经验)的人能够更快的适应新工具的各个特性。详细信息见下表。

