PetaLinux是一个开发和构建环境，可自动执行许多任务，以完成在Zynq®-7000SoC和Xilinx®7系列FPGA上启动嵌入式Linux。本指南包含有关构成PetaLinux工具环境的各种工具的详细信息。

在ZC702单板上，MicroBlaze通过IC/DC端口连接到PS S_AXI_GP0，MicroBlaze读取OCM，得到值DECODE1C。MicroBlaze改为通过DP端口连接到PS S_AXI_GP0，再读取OCM，正常。

改进设计时，如果 QoR 不升反降，那么您势必将面临如下选择。是继续修复？还是重新寻找新的解决方案？您可能忽视了某些问题，或者可能工具在运行给定轮次时性能有所下降。能否快速准确解答这一问题恰恰是判断 FPGA 工程师是否足够出色的标准之一。

 Partial Reconfiguration（部分重配置）在现在的FPGA应用中越来越常见，我们这次的教程以Project模式为例来说明部分重配置的操作过程。 这里我们使用的Vivado版本是2017.2，使用的例程是Vivado自带的wavegen工程，并在工程中增加一个计数器模块

所谓创造世界记录，就是以某种方式宣告：“这是我们身为人类的最好成绩。现在让我们一起打破它。”从棒球、吉尼斯世界记录到奥运会，人类在举重、跳高、跑步项目上屡屡打破记录。而在商业领域，能够比竞争对手更快地做出响应并快速进行调整，是一件极具价值的事情。

本次演讲，就目前比较火热的视觉传感器和激光雷达来进行阐述和讨论。还将介绍赛灵思汽车级器件的产品路线、传感器的发展趋势、神经网络在视觉中的加速等。另外，赛灵思在前视系统、环视系统、激光雷达中的应用与解决方案也将一一与您展示。

DMA是一种内存访问技术，允许某些计算机内部的硬件子系统可以独立的直接读写内存，而不需要CPU介入处理，从而不需要CPU的大量中断负载，否则，CPU需要从来源把每一片段的数据复制到寄存器，然后在把他们再次写回到新的地方，在这个时间里，CPU就无法执行其他的任务

Wide and Deep 是推荐算法中普及率比较高的一种，它不管是广告推荐还是内容推荐，目前在视频媒体、生活服务等互联网公司都应用的极为广泛，它能够给互联网公司的营收带来很大的增长。此次演讲将介绍如何通过阿里云 FPGA 服务器 F3 或者 Alveo 加速卡来实现广告推荐算法的部署和实现。以此来提升内容推荐的效果。

Ultra 96™ 是构建边缘用例机器学习应用的绝佳平台。Zynq® MPSoC ZU3 器件采用的 96 电路板的外形尺寸以及可编程逻辑，使其能够灵活地添加用于此类终端应用视频输入的通用 MIPI CSI2 RX 标准接口。同时为了驱动高性能、低功耗机器学习边缘应用，也可以将赛灵思深度学习处理单元 ( DPU ) 集成到设计中。

本指南为 Zynq-7000 AP SoC、Zynq® Ultrascale+™ MPSoC 和 MicroBlaze™ 器件在 Xilinx® 虚拟仿真平台 (QEMU) 上进行软件开发提供了全面的指导。包括入门和快速参考信息，以及如何调试和创建QEMU启动映像的信息。

PetaLinux是Xilinx基于Yocto推出的Linux开发工具。Yocto是业界主流的Linux发行版的构建工具，它不仅可以从源代码编译Linux 内核，还可以编译Linux发行版必须的数以千计的的应用程序，功能非常强大。Yocto的出现，大幅度降低了构建嵌入式Linux发行版的难度

vivado 中使用modelsim联合仿真

在本视频中我们将简单介绍 PetaLinux 工具开发与构建环境此环境支持客户构建以赛灵思器件为目标的 Linux 版本，并快速评估赛灵思嵌入式平台。

Block RAM与Distributed RAM，简称为BRAM与DRAM， 要搞清楚两者的区别首先要了解FPGA的结构： FPGA=CLB + IOB+Block RAM CLB。一个CLB中包含2个Slice、8位寄存器、多路选择器、进位链等。

PetaLinux 是一种嵌入式 Linux 软件开发套件 (SDK)，主要用于赛灵思 FPGA 基片上系统设计。本指南提供有关使用PetaLinux工具的操作和参考信息。

由于开发板DIGILENT Genesys2 的开发手册中说明了自带的时钟IP核为差分时钟，所以研究了下Vivado中差分时钟的配置方法

有些应用中，需要降低Xilinx MPSoC的功耗。缺省设置中，R5/GPU都被使能。如果需要省电，可以在Vivado里关闭R5/GPU。步骤如下：
1. 选中 MPSoC IP，在右键菜单中选择Block Properties.
2. 在窗口Block Properties中，选择Properties.

IIoT-SPYN是一个基于IIoT-EDDP开源平台和PYNQ软件框架的项目，它展示了如何在PYNQ开源框架下对电机进行控制、监视、捕获数据、可视化和分析。PL侧包含了对电机控制、状态采集的模块。在PYNQ中加载比特流后，就可以访问到这些已实现好的模块，对电机进行控制和状态检测。

振幅键控信号的解调主要有包络检波和同步检测两种方法，后者又被称为相干解调。相干解调需要提供与输入同频同相的载波信号，通常需要采用锁相环技术实现载波信号的提取，较为复杂，这里采用非相干解调的方法实现ASK解调，只需要将输入信号经过整流滤波即可得到基带信号。

本课程内容参考XILINX 官方文档PG046。这个IP支持Kintex®-7, Virtex®-7 FPGA GTX 和GTH 收发器，Artix®-7 FPGA GTX 收发器, Zynq®-7000 GTX and GTX收发器。Aurora 8B/10B IP core可以工作于单工或者全双工模式。IP CODE 的使用也非常简单，支持AMBA®总线的AXI4-Stream协议。