这一期我们将给大家带来的是第三届全国大学生FPGA创新设计竞赛特等奖作品——基于PYNQ的散射成像相机CC Cam。该作品由来自东南大学的陈欣玥,雷弈,刘可同学设计完成。她们的作品同样基于Xilinx的PYNQ开源软件框架,同时也使用Xilinx的高级综合工具HLS设计了加速算法IP核。
本文介绍如何利用赛灵思 Alveo 卡实现应用加速的简介,包括阐述基本架构方法、识别适用于加速的代码以及利用软件 API 以最有效的方式来管理存储器并充分发挥 Alveo 卡的强大作用。
本次网络研讨会概述了 Zynq UltraScale+ RFSoC 及其在有线电视接入远程 PHY 节点中的应用。我们将首先为世界上唯一集成模数转换器的硬件可编程片上系统提供技术概览,并提供关键性能指标。随后,我们将讨论其在远程 PHY 节点上的应用,该节点利用 Xilinx 合作伙伴 Calian SED 提供的关键 IP 块。
本篇博文旨在演示其构建方式及其用于实践 IP 的机制。我觉得这部分内容值得讲一讲,因为只要您能够充分理解测试激励文件,就可以将其作为有效的模板来用于将 RF Data Converter IP 构建到自己的仿真设置中。
MPSoC 为PL提供了96个GPIO,通过EMIO管脚链接到PL。普通PL设计,一般只会用到几个GPIO管脚。可以使用Vivado IPI中的Slice IP, 从其中分出指定数量的管脚。
近日,浪潮与北京深维科技有限公司签署元脑生态战略合作协议,双方将联合打造基于FPGA的高性能图像处理解决方案,共同为AI方案的行业落地和智算中心高效运营扫清最后一公里障碍。
4倍的清晰度,除了带来更完美的感官体验之外,在我们工程师眼里那就是无尽的延迟和呃算法效率的降低,尤其是习惯于传统的在软件中处理图像的小伙伴们。抓狂有木有?
SK 电讯的业务核心是一个名为 AIX 的 AI 推断堆栈,它负责处理从语音识别到视频分析的各种业务,这就需要一个单独的底层计算平台。SK 电讯的 AI 推断检测服务名为 TView™,可实时监测 200 万个商用和家用摄像头系统,在发生物理入侵的情况时立即派遣安保人员
随着赛灵思 Alveo 自适应计算加速卡的发布,数据中心各种工作负载开启了自适应计算加速的历程。本期小编特整理了有关 Alveo 的一批中文文档,以供各位随时下载和查阅。
本次网络研讨会描述了两个使用 Zynq UltraScale + RFSoC 进行无线通信的设计示例。 首先,让我们回顾一下针对大规模 MIMO(64x64),100MHz LTE(ORAN 7.2 split)的设计,并解释其实现和选型性能数据。
在Matlab中,做短时傅里叶变换需要使用函数spectrogram,而在Matlab2019中,引入了一个新的函数stft,下面我们就来看下这两个函数都如何使用。
首先通过上面的简单分析,我们应该很清楚一件事:TCP协议很复杂,光握手过程就需要“三次握手、四次挥手”的复杂过程,不是特别适合FPGA的纯逻辑实现,因为用FPGA实现以太网通信的主要目的就是进行低延时的传输数据,而一旦设计规模达到一定量级,FPGA实现通信的优势便不复存在,转而体现出“性价比”低的劣势
数字信号对载波信号的振幅调制称为振幅键控,即ASK。在2ASK调制系统中,数字信息只有0和1两种,所调制的载波信号的幅度变化状态也只有两种:无载波输出时代表发送0;有载波输出时代表发送1。在4ASK调制系统中,数字信息就有00、01、10、11四种,需要载波信号幅度的4个电平状态表示
在数据指数级增长对智能化、灵活应变的网络和数据中心解决方案提出极高要求的今天,全新 Virtex UltraScale+ VU23P FPGA 为行业提供了所需的最大吞吐量、强大的数据处理能力以及灵活性优势,使其可以适应不断演进发展的连接标准,并满足当前与未来需求
随着高带宽内存(HBM)的发展,FPGA正变得越来越强大,HBM 给了FPGA 更多能力去缓解再一些应用中遇到的内存带宽瓶颈和处理更多样的应用。然而,HBM 的性能表现我们了解地还不是特别精准,尤其是在 FPGA 平台上。这篇文章我们将会在HBM 的说明书和它的实际表现之间建立起桥梁
Xilinx的开发板ZCU102支持休眠到内存(suspend-to-ram)。休眠到内存时,DDR进入自刷新,MPSoC被关电,完全不耗电。唤醒时,MPSoC根据外部输入信号判断出不是上电启动而是休眠,就从DDR读出系统状态,恢复系统

