基于ZYNQ的CameraLink图像采集与边缘检测开发详解
本案例支持CameraLink Base/Full模式、彩色/黑白相机。 此开发详解基于创龙ZYNQ Z-7045/Z-7100评估板TLZ7xH-EVM展开。
Xilinx AI engine
随着人工智能和5G的兴起，数据处理对芯片的算力和带宽要求更高。为了布局未来，助力人工智能和5G，赛灵思也推出了自己的FPGA加速芯片-ACAP。ACAP是一款基于7nm工艺，集成了通用处理器（PS），FPGA（PL），math engine以及network-on-chip的革命性芯片。
【资深创客|】五一，5天，自制一个RISC-V
RISC-V-On-PYNQ Overlay实现了在PYNQ-Z2板上的RISC-V处理器及工具链集成，并提供了完整的RISC-V源码与设计流程，得益于PYNQ软件框架，其支持在Jupyter Notebook对RISC-V进行编译、调试与验证，即可以在Jupyter Notebook上编写一段C/C++/RISC-V汇编程序，将编译后的二进制文件放到picoRV32上运行
开发者分享 | 使用 PetaLinux自定义ZynqMP平台
本篇博文涵盖了配置设备树以将外设和第三方应用详细信息添加到 PetaLinux 工程中的基本流程。在某些情况下，设备树无法生成相关外设所需的所有必需信息，例如，以太网 PHY 信息。在此类情况下，您需要手动将此板级信息和特定开发板信息添加到设备树文件 (system-user.dtsi) 中。
【视频】Xilinx 嵌入式 Linux 构建流程：Yocto Project
简要概述 Yocto Project， 以及如何将其用于构建面向 Xilinx 平台的嵌入式 Linux 发布。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6154776192001' allowfullscreen frameborder=0 width="600" height="400"></iframe>
Xilinx大神都懂的数字运算单元—DSP48E1
FPGA中DSP资源是宝贵的且有限，我们在计算大位宽的指数、复数乘法、累加、累乘等运算时都会用到DSP资源，如果我们不了解底层的DSP特性，很多设计可能都无法进行。逻辑综合往往是不可控的，为了能够充分利用DSP资源，我们需要对DSP48E1有所了解
世界顶尖名校与科技大咖星光闪耀：Xilinx 自适应计算集群重磅发布
今天， 赛灵思宣布，正在全球四所最负盛名的高等学府设立“赛灵思自适应计算集群（ Xilinx Adaptive Compute Clusters，XACC ）”。赛灵思诚邀全球顶尖高校加入 XACC 项目，在采用了赛灵思最新自适应计算加速技术的集群上合作开展尖端 HPC 研究。
Alveo 精选系列研讨会三 | 基于 FPGA 方案的超低时延网络应用开发
如今，在以数据为中心的世界里，网络在数据传输方面的性能正在一步步逼近极限。网络应用需要支持数量不断增多的用户连接、扩大支持的带宽范围、降低它们的时延....
Enyx提供基于FPGA的解决方案，为网络应用的开发提供便利。
Xilinx AI 让边缘工业 “没有最智能，只有更智能”
全球范围内，每年会安装数千万个 IP 摄像头。如果我们假设全球已经安装了1亿个 IP 摄像头（保守估计），且每台摄像机都在 7x24x365 （当然也有可能上是366）的工作频率下以 30fps 的速度采用非智能方式传输 H.264 编码高清视频，那么，每年所需的总带宽将为约 859Tbps 或 3.4ZB
【分享】Linux集成多个图形backend
PetaLinux以前的版本中，在project-spec/meta-user/conf/petalinuxbsp.conf里添加MALI_BACKEND_DEFAULT = "wayland"”，在编译时选择图形backend。在PetaLinux 2019.1里，默认集成多个图形backend。运行时，可以根据需要选择图形后端。这样更方便调试。
FPGA图像处理（9）常用算法：直方图均衡
直方图均衡算法通过将各颜色通道的像素点数值间距拉大，实现在当前颜色通道内像素点数值的大幅差异，增强视觉效果。除此以外，在图像传感器输入的像素值位宽与实际用于显示的像素值位宽不一致的情况下，直方图均衡算法也常用于像素点位宽的转换
千兆以太网（3）：发送——组建以太网心跳包
心跳包就是在客户端和服务器间定时通知对方自己状态的一个自己定义的命令字，按照一定的时间间隔发送，类似于心跳，所以叫做心跳包。心跳包在GPRS通信和CDMA通信的应用方面使用非常广泛。数据网关会定时清理没有数据的路由，心跳包通常设定在30-40秒之间
在 HyperLynx 上构建 IBIS-AMI 仿真测试台
本答复记录涵盖在 HyperLynx 中创建 IBIS-AMI 仿真测试平台的步骤。以 UltraScale+ GTY IBIS-AMI 模型为例。本教程使用 HyperLynx VX.2.4。
【Xilinx ISV 看台】采用领域专用计算架构实现风控整体解决方案
随着IoT、5G、物联网、人工智能等技术带来的数据爆发和新兴应用领域的不断创新，日常生活中产生的数据量呈爆发式增长。从2015年开始，大概每两年日常产生的数据量就会翻一倍。而随着“摩尔定律”的放缓
机器视觉工程师应该了解的23个工业镜头专业术语
机器视觉系统中，镜头相当于人的眼睛，其主要作用是将目标的光学图像聚焦在图像传感器（相机）的光敏面阵上。视觉系统处理的所有图像信息均通过镜头得到，镜头的质量直接影响到视觉系统的整体性能。下面对机器视觉工业镜头的相关专业术语做以详解。
Alveo 精选研讨会（二）：“浅入深出” 介绍 Xilinx Alveo U50 加速卡的硬件特性
Alveo U50 是赛灵思推出的半高半长规格的加速卡。U50 内置 8GB HBM DRAM，无需外置内存，无须外接辅助电源，可轻松适配各类刀片、机架和异构服务器。应用于各种数据中心网络加速、Fintech加速、AI加速等，保证高带宽同时，降低系统时延。