上一节我们观察了AXI总线的信号，了解了基于AXI总线读写的时序，这一节我们继续探索基于AXI总线的设计，来看一看ZYNQ系列开发板的独特优势，PS可以控制PL产生定制化的行为，而不需要去动硬件代码。

这次实验是产生频率和占空比可调的PWM（Pulse Width Modulation）信号，调用8次，产生8路PWM波，并用这些信号去控制8路LED灯，观察实验效果。后面会做一个比较。

用的板子是zc702。

新建一个工程，命名为PWM_AXI_Lite

创建基于AXI总线的PWM波IP

IP设计为一个寄存器负责控制频率，一个寄存器负责控制占空比。

在开发PL时一般都会用到分频或倍频，对晶振产生的时钟进行分频或倍频处理，产生系统时钟和复位信号，下面就介绍一下在vivado2017.3中进行PL开发时调用IP的方法。

首先打开vivado2017.3新建一个RTL项目。

<strong>一. 概述</strong>

Xilinx FPGA有三种可以用来做片上存储（RAM,ROM等等）的资源，第一个就是Flip Flop；第二种就是SLICEM里面LUT；第三种就是Block RAMs资源。

本篇主要介绍TTL/CMOS电平的互连、OC/OD的互连，其余单端逻辑电平的互连可参考相关器件规范、电平规范。

1、TTL/CMOS互连

常用的TTL和CMOS电平主要是5V TTL、5V CMOS、3.3VTTL、3.3V CMOS、3.3V/5V Tol（输入时3.3V逻辑电平，但是可以接受5V的信号输入）等，随着处理器电压越来越低，现在1.8V CMOS等低电压的逻辑电平也越来越普及了。

本培训视频介绍了 AWS F1 硬件平台的技术规格。观看此视频，以了解 AWS FPGA 中的各个区域，了解AWS F1 Shell 并查看重要的性能注意事项。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=5583255356001' allowfullscreen frameborder=0 width="600" height="338"></iframe>

QNX版本：QNX6.6
宿主系统：Windows
交互系统：Debin
开发板：MIZ702 完全兼容ZedBoard

该视频将概括介绍 F1 和 SDAccel，并将帮助您了解 AWS F1 硬件及软件协议栈。观看本视频，您将从高层面了解从 RTL 加速器创建亚马逊 FPGA 镜像 (AFI) 的流程以及如何在 F1 上开发一款主机应用 AFI。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=5583220464001' allowfullscreen frameborder=0 width="600" height="338"></iframe>

前面一节我们学会了创建基于AXI总线的IP，但是对于AXI协议各信号的时序还不太了解。这个实验就是通过SDK和Vivado联合调试观察AXI总线的信号。由于我们创建的接口是基于AXI_Lite协议的，所以我们实际观察到是AXI_Lite协议的信号时序。

具体做法是创建一个基于AXI总线的加法器模块，在Vivado里将AXI总线添加到debug信号里，实际上是用逻辑分析仪探测信号，在SDK端通过debug方式依次写入两个加数，由PL计算出和，我们读出这个和打印到串口，这样AXI总线的读和写就都能观察到了。

板子使用的是zc702。

在观察信号之前我们有必要简单了解AXI是个什么：

本篇主要介绍常用的差分逻辑电平，包括LVDS、xECL、CML、HCSL/LPHCSL、TMDS等。

1、LVDS电平

LVDS器件是近年来National Semiconductor公司发展的一种高速传输芯片，它的传输机制是把TTL逻辑电平转换成低电压差分信号，以便于高速传输。与传统的ECL逻辑相比，它采用CMOS工艺，它的电压摆幅更低，只有400mV，ECL为800mV，动态功耗更小，（输出电流3~5mA）只有ECL电路的1/7(相同的数据传输量)，低EMI，价格更低，因而具有很大的优势，从97-98年首先在欧洲开始得到应用。

ANSI/TIA/EIA-644是由TR30.2制定的，这个标准定义了收发器的输入输出阻抗，但是这仅仅是一个电气特性标准。其并不包括功能性和协议规格，完全是应用独立的。

<strong>建立时间，保持时间</strong>
为了确保寄存器在时钟沿稳定采集数据，那么必须要满足寄存器的建立，保持时间要求。

<font color="#FF8000">促销价：1 万美元 (原价 27,366 美元) ，仅限 11 月 1 日 - 12 月 31 日！</font>

通过此自学教程，简要了解 AWS F1 和 SDAccel，使用 Amazon EC2 F1 实例逐步指导，以加速应用。在此虚拟开发者实验室中，您将连接到 F1 实例、体验 F1 加速，并使用 SDAccel 开发和优化 F1 应用。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=5833607703001' allowfullscreen frameborder=0 width="600" height="338"></iframe>

<font color="#FF8000">作者：XCZ，来源：硬件助手微信公众号</font>

本篇主要针对CMOS电平，详细介绍一下CMOS的闩锁效应。

<strong>1、Latch up</strong>

闩锁效应是指CMOS电路中固有的寄生可控硅结构（双极晶体管）被触发导通，在电源和地之间存在一个低阻抗大电流通路，导致电路无法正常工作，甚至烧毁电路。

<li>Latch up是指CMOS晶片中，在电源VDD和地线GND(VSS)之间由于寄生的PNP和NPN双极性BJT相互影响而产生的一低阻抗通路，它的存在会使VDD和GND之间产生大电流；</li>

<font color="#FF8000">作者：肉娃娃</font>

<font color="#FF8000">作者：张国斌</font>

今天，期盼已久的ARM服务器CPU终于正式量产了！---贵州华芯通半导体技术有限公司 (以下简称 “华芯通”) 在北京国家会议中心举办新品发布会，宣布其第一代可商用的ARM架构国产通用服务器芯片—昇龙4800 (StarDragon 4800) 正式开始量产。

使用 Vivado 设计套件中的各种设计分析特性。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=5841646879001' allowfullscreen frameborder=0 width="600" height="338"></iframe>

前言（本文基于赛灵思官方HLS文档UG871中的7.1节）：

          在使用高层次综合，创造高质量的RTL设计时，一个重要部分就是对C代码进行优化。

          Vivado HLS拥有自动优化的功能，试图最小化loop和function的latency，为了实现这一点，软件会在loop和function上并行执行尽可能多的操作（比如说，在function级别上，高级综合总是试图并行执行function）。 

          除了这些自动优化，我们可以手动进行程序优化，即用在不同的solution中添加不同的directive的方法，进行优化和性能对比。其中，对同一个工程，可以建立多个不同的solution（解决方案），为不同的solution添加directive可以达到如下目的： 

Zynq™-7000 All Programmable SoC在单个器件上实现了ARM处理功能与FPGA逻辑独特的组合，因此需要双重的配置过程，同时需要考虑处理器系统和可编程逻辑。工程师会发现，其配置顺序与传统的赛灵思FPGA稍有差别。尽管如此，方法仍是相似的，生成引导镜像和完成配置存储器编程的难度不大。

　　虽然标准的FPGA配置实践一般只需要FPGA bit文件，但是如果您想最大限度地利用Zynq SoC的优势，还需要添加另一种配置文件，即软件可执行与可链接格式（ELF）文件。FPGAbit文件用于定义设计中可编程逻辑部分的行为，而ELF文件则是处理系统将要执行的软件程序。

下面让我们来看看如何在Zynq SoC上实现裸机（无操作系统）软件应用。

<font color="#FF8000">作者：圆宵，来源：FPGA那点事儿</font>

本视频介绍了 Quick Emulator，该工具在硬件不可用时能够运行面向 Zynq UltraScale+ MPSoC 器件的软件。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=5843523415001' allowfullscreen frameborder=0 width="600" height="338"></iframe>