赛灵思 Kintex® UltraScale+™ FPGA 支持 -3、-2 和 -1 速度等级，其中 -3E 器件性能最高。-2LE 器件和 -1LI 器件可以 0.85V 或 0.72V 的V_CCINT 电压工作，并提供更低的最大静态功耗。使用以 V_CCINT = 0.85V 工作的 -2LE 和 -1LI 器件时，L 器件的速度规格与 -2I 或 -1I 速度等级相同。以 V_CCINT = 0.72V 工作时，-2LE 和 -1LI 器件的性能以及静态和动态功耗都将下降。

本文包含对应于 DC 和 AC 开关特性的 Kintex® UltraScale+™ FPGA 规格。

得益于人工智能的发展，它在机器人、物联网和智能个人助理（如Siri和Alexa）等方面创造了惊人的发展。那什么是人工智能呢？人工智能最简单的定义是：收集有关世界的数据，并利用这些数据进行短期和长期的预测。

fifo是FPGA中使用最为频繁的IP核之一，可以通过软件自动生成，也可以自主编写。下面介绍vivado的fifo生成步骤

<center><img src="http://xilinx.eetrend.com/files/2020-07/wen_zhang_/100050386-101903-zig…; alt="赛灵思自适应计算挑战赛"></center>

2020年7月21日，由集成电路自动化设计顶级会议DAC主办的第三届【低功耗目标探测系统设计挑战赛】落下帷幕，本届比赛旨在为终端设备设计高精度且高能效的物体检测系统，共吸引了来自全球多个知名研究机构共80支队伍参加，竞争非常激烈。来自北京工业大学的BJUT_Runner团队和上海科技大学的SkrSkr团队包揽冠亚军

FPGA工程师们应该都会吐槽Verilog的语法，相当的不友好，尤其是对于有很多接口的模块，像AXI4/AXI-Lite这种常用的总线接口，动不动就好几十根线，写起来是相当费劲。当然现在Xilinx推荐使用纯bd文件的方式来设计FPGA，这样HDL代码就会少了很多。但我们大多数的工程还是无法避免使用HDL来连接两个module

本章将着重讲述TLP的数据链路层组成与操作，上一篇更新应该为第五讲，数据链路层位于事务层和物理层之间，使用容错和重传机制保证了数据传输的完整性和一致性，此外，数据链路层还需要对PCIe链路层进行监控和管理。

在某些情况下，比如远程工作时，可能需要访问本地不可得的器件。本篇简介教程演示了如何共享并访问位于远程实验室内的开发板或归同事所有的开发板。

AI芯片优化主要有三个方面：算法优化，编译器优化以及硬件优化。算法优化减少的是神经网络的算力，它确定了神经网络部署实现效率的上限。编译器优化和硬件优化在确定了算力的基础上，尽量最大化硬件的计算和带宽性能。经历了一年多的理论学习，开始第一次神经网络算法优化的尝试。之所以从一个FPGA开发者转向算法的学习，有几个原因

ORB特征是一种图像识别、追踪和匹配中常用的特征，大名鼎鼎的ORB-SLAM就是使用的这一特征。它提取FAST特征点，并通过特征点附近的窗口矩计算特征点的方向，含方向的FAST特征也被称为oFAST特征。对提取到的oFAST特征，进一步计算BRIEF描述子。ORB特征包含了两部分，一是特征点位置，二是它的BRIEF 256位描述子