Xilinx 推出新型 Virtex UltraScale+ VU57P FPGA
赛灵思宣布 Virtex UltraScale+ 系列产品再添独一无二的高速运算新成员 — Virtex UltraScale+ VU57P FPGA。这是一款新型高带宽内存（HBM）组件，能够在极快速度、低延迟和极低功耗需求下传输大量数据。新型 Virtex UltraScale+ VU57P FPGA 融合了一系列强大的功能，适用于数据中心及有线与无线通信中要求最严苛的众多应用
Vivado联合modelsim仿真
之前有分享过《modelsim se 2019.2安装教程》及《vivado2018 中使用modelsim联合仿真》，今天就带来Vivado与Modesim联合仿真的一些注意点
Xilinx 视频实时转码一体机解密
基于新型的赛灵思实时服务器（ Xilinx RT Server）参考架构，两大全新一体机将双管齐下，助力当今服务提供商以每通道最低成本提供视频质量和比特率优化的多种类型应用。本文我们将开始为您揭开这一与众不同的实时转码一体机...
影响FPGA时序的进位链（Carry Chain）， 你用对了么？？
在FPGA中我们写的最多的逻辑是什么？相信对大部分朋友来说应该都是计数器，从最初板卡的测试时我们会闪烁LED，到复杂的AXI总线中产生地址或者last等信号，都会用到计数器，使用计数器那必然会用到进位链。
使用 HDL Coder 将 MATLAB 转换为 FPGA
如果您正在使用 MATLAB 建模数字信号处理(DSP)或者视频和图像处理算法，并且最终将其用于 FPGA 或 ASIC，本文可能将为你带来帮助。
【通信篇】带你认识FIR滤波器
滤波器是一种用来减少，消除干扰的电器部件，有对特定频率的频点或该频点以外的频率信号进行有效滤除，从而实现消除干扰、获取特定频率信号的功能。数字滤波器相比模拟滤波器，有着更高的精度、信噪比、无可比拟的可靠性。
GSMA Thrive • 万物生晖：Xilinx 分享 5G 早期部署经验、教训及未来布局
作为5G 方案的全球先锋企业，赛灵思受邀在本次活动发布主题演讲， 并通过虚拟站台展示前沿的 5G 解决方案，分享全球首个 5G 商用部署案例。
敬请期待：Xilinx及合作伙伴一大波精彩观点及方案将绽放世界人工智能大会
以“高端化、国际化、专业化、市场化、智能化”为特色的 2020年世界人工智能大会 （ WAIC）将于7月8日到7月11日借助各种智能技术通过云端面向世界开放。作为全球人工智能核心芯片及方案供应商，赛灵思将作为大会合作伙伴之一，携手合作伙伴通过演讲演示为参会者带来一大波精彩的观点和前沿解决方案，敬请期待！
