跳转到主要内容
国际橡塑展报名
国际橡塑展报名
国际橡塑展报名
国际橡塑展报名
国际橡塑展报名
国际橡塑展报名
基于FPGA的DDR3六通道读写防冲突设计

<font color="#FF8000">作者:张凤麒,张延彬,王忠勇;2018年电子技术应用第7期</font>

<strong>摘要: 为了解决期货行情数据加速处理中多个通道同时访问DDR3时出现的数据读写冲突问题,实现了一种基于FPGA的DDR3六通道读写防冲突设计,完成了对单片DDR3内存条的多通道实时访问控制需求。通过ChipScope工具采样结果证明了设计的可行性,提高了并行处理的速度,极大程度地降低了期货行情数据处理中行情计算的时间开销,最高通道速率可达5.0 GB/s以上,带宽利用率可达80%以上,在多通道数据读写应用中具有很高的实用价值。</strong>

<strong>0 引言</strong>

【视频】在 DSP48E2 Slice 中使用广泛的多路复用器产品反馈

如何在 UltraScale 架构 DSP48E2 slice 中使用最新广泛多路复用器产品反馈功能。本视频将介绍如何使用随 Vivado Design Suite 2016.1 提供的 verilog CMACC 模板实现、复杂乘积累加函数。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=4861999117001' allowfullscreen frameborder=0 width="600" height="338"></iframe>

异构计算,你准备好了么?

摩尔定律失灵了,已是不争的事实。单纯的提升一种芯片性能变的代价越来越高,与此同时,异构计算成为提高计算力的主流方向。

<strong>什么是异构计算?</strong>
<strong>异构计算的前景怎么样?</strong>
<strong>OpenPOWER系统上FPGA异构计算的先进技术又有哪些?</strong>

为此,小编恶补了一下异构计算的相关知识,并总结出如下几个基本知识点,给大家分享。如有不足,欢迎大家留言补充~

● 异构计算(Heterogeneous Computing)是指使用一种以上处理器的系统。

按小时计费的 Vivado 许可证来了!

<font size="3"><strong>重磅消息</strong></font>

今天我们非常高兴宣布,Plunify 将与赛灵思在<a href="https://www.plunify.com/cn/plunify-cloud/"&gt; Plunify Cloud 云平台</a>上,合作推出按需供应的 Vivado 设计套装 HLx 版本软件的许可证!Plunify Cloud 云平台构建在世界上最大的云供应商 – 亚马逊网络服务 (Amazon Web Services)。

必备且必会!嵌入式视觉开发减负“三件套”

嵌入式视觉开发难不难?过来人会告诉你:难!

试想一下,在一个通常性能受限的嵌入式架构中去跑复杂的视觉处理算法,还要平衡功耗、尺寸、成本、开发周期等因素,确实不容易。如果你面对的是工业或汽车这种对实时性和可靠性要求较高的场合,视觉处理要又快又准,容不得半点闪失。而且现在都人工智能(AI)时代了来了,机器学习是不是也应该支持一下?所以,嵌入式视觉开发者头上总会有个大大的“鸭梨”。

不过,这个世界上总是会有人在琢磨“如何将复杂的事情变得简单”。在嵌入式视觉开发这件事上,如何为开发者“减负”,已经有了许多好方案摆在我们面前了。

学会System Generator(3)——生成说明文档与testbench

本文是该系列的第3篇,上一篇以数字滤波器的设计为主题,介绍了System Generator的完整设计流程,最后自己编写testbench在示例工程中对System Generator导出的IP核进行测试。其实System Generator就可以导出整个设计的说明文档以及一个testbench,本文将介绍如何使用该特性。

Zynq-7000 Uboot如何编译

很多人拿到uboot,编译不知如何下手!
其实,这个世界上的万事万物,都有一个“纹理”。庖丁解牛之所以游刃有余,是因为他掌握了牛的纹理,顺着这些纹理就应该很容易。
那么我们的uboot的纹理在哪里呢?

很多初学者,拿到这种代码从来没有去看过它的README或者document!这两个文本文件是非常重要的东西,可惜呀!很多人不去看readme而去请教别人,google,baidu,跑图书馆。其实,有些东西当你问到别人的时候,聪明的人也是去看README然后给你解答的。

下面我们就去找uboot的纹理! 本文u-boot版本为Z-Turn板上带的U-Boot。

三态门详解

在FPGA中三态门比较常见,因为FPGA是做为一个高速处理的器件,免不了要进行输入输出数据,常规的输入和输出是分开的两个接口要不停的切换比较麻烦,在FPGA中用的双向口一般都是用三态门来作为输入和输出的,这样优点是只要一个接口就可以输入输出比较节约逻辑资源,但缺点是三态门的处理没有常规两个I/O的方便,这里我们来看看怎样使用三态门,下图是三态门的结构。

Xilinx(赛灵思)与Aupera携手为视频云服务加速

本月16至20日, Xilinx视频云战略主管Sean Gardner先生、Xilinx 中国数据中心业务拓展总监朱勇先生专程来访Aupera,并同Aupera CEO 廖玉峰博士及云服务团队一起,共同走访了中国视频云服务领域的几个领军企业,以及国内著名高校,并与相关核心研发团队、研发主管、CTO以及教授博导们开展讨论,重点就互联网视频处理及传输的未来趋势及方向,视频应用平台及云服务商如何应对爆发性增长海量视频处理需求进行了深入交流。(图示:Xilinx云战略部门团队代表访问Aupera中国)

AES加密与解密

<strong>AES简介</strong>
高级加密标准(AES,Advanced Encryption Standard)为最常见的对称加密算法(微信小程序加密传输就是用这个加密算法的)。对称加密算法也就是加密和解密用相同的密钥,具体的加密流程如下图: