FIR滤波器是数字信号处理中常用的滤波器，除了通过Verilog代码自己实现外，Vivado提供了一个FIR滤波器 IP，可以直接调用。

就像十多年前一样，我们对数据中心三重混合系统的前景充满热情。我们坚信 CPU、GPU 和 FPGA 在复杂且高性能的系统中都有一席之地

随着大型语言模型（LLM）和生成式AI的激增，行业正在努力解决这些基于云的AI应用处理大数据以及训练和部署高级AI模型所需的密集计算能力。

Altera最新发布的Agilex 3 FPGA系列吸引了行业内广泛关注，这不仅是因为其出色的硬件设计，还在于它针对嵌入式应用提供了高效的AI推理支持和安全保障

超大容量硬件仿真加速平台UVHP基于合见工软自主研发的新一代专有硬件仿真架构，采用先进的商用FPGA芯片、独创的高效能RTL综合工具UVSyn

常见的舍入方式有向上取整(ceil)，向下取整（floor），向0取整（fix），四舍五入（round）等等，本文只讨论四舍五入这种舍入方式。

搭载AMD新一代超大自适应SoC——AMD Versal™ Premium VP1902 Adaptive SoC，采用先进工艺，整体设备性能提升两倍以上

AMD Alveo V80加速器卡基于7nm Versal™自适应SoC架构，采用AMD Versal高带宽内存 (HBM) 器件，提供速度高达820GB/s的4x200G网络

Lattice Drive能够加速先进、灵活的汽车系统设计和应用的开发，并针对嵌入式显示处理解决方案进行优化。

第二代 AMD Versal™ AI Edge 系列自适应 SoC 采用高度集成的架构设计。与前代相比，该处理系统可提供至高10 倍的标量算力性能

Vitis AI Library包含了xdputil工具，可作为板级开发的辅助调试手段，其源代码位于以下位置

在做加、减、乘、除等运算时，经常会发生 溢出 的情况。比如1个4bits的 计数器（每个时钟累加1）

今天介绍一下非常好用的 Vivado DDS IP 核。

Andromeda XZU65片上系统 (SoC)模块将高端AMD Zynq™ UltraScale+™ MPSoC系列器件与快速DDR4 ECC SDRAM

本文提出了一种基于莱迪思FPGA器件的新型OFDM和单频信号的设计，简化了无线链路验证过程并降低了所需的成本和时间

本次研讨会，我们将在合肥、重庆、深圳、广州、武汉、青岛、北京等城市展示AMD在视觉应用领域的解决方案

该层实现用户数据和UDP报文的互转，相比于其它层次的设计，该层的逻辑相对简单。

Verilog语法+:和-:主要用于位选择，可以让代码更简洁。

Artix UltraScale+ XA AU7P是一款拥有超小尺寸、优化成本的车规标准FPGA芯片，针对高级驾驶辅助系统(ADAS)、数字座舱信息娱乐系统(IVI)进行了优化。

本文只讨论整数部分的溢出截位处理，小数部分的处理下篇文章再说。对整数的截位处理，实际上就是对溢出的处理