今天熊猫君分享一个基于AMD AU15P FPGA的SLVS-EC桥PCIe设计方案。

在 2025 国际嵌入式展上，Altera 发布了专为嵌入式开发者打造的最新可编程解决方案，以进一步突破智能边缘领域的创新边界

在AI技术蓬勃发展的当下，数据安全问题成为了高悬于行业之上的达摩克利斯之剑。AI模型的训练与应用高度依赖海量数据

本文探讨了垂直电源的优势和应用，重点介绍了 TDK 的 μPOL，以及它如何解决下一代AI和边缘应用所面临的电源挑战。

在本例中，使用4Gsps的RF-ADC采样率，模拟RF信号占据奈奎斯特一区的频谱，因此RF- ADC可以直接将其数字化如图10.2(a)所示。

Nexus 2在接口类型上支持带PCIe® Gen 4控制器的多协议16G SERDES、高性能I/O、高速LPDDR4存储器接口、以及高达7.98 Gbps的MIPI D和C-PHY

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

在本文中，我们将分享一些有用的技巧，帮助您快速开始设计，避免常见的设计陷阱。

ISP IP Core通过APB总线用于控制寄存器，支持UltraScale+/Zyn UltraScale+ 系列FPGA器件